专利名称：多通道高频地波雷达数据采集、分析装置的制作方法
技术领域：
本实用新型涉及高频地波雷达的数据、分析装置，能极大地降低原有装置的硬件复杂性。
背景技术：
；高频地波雷达(HFSWR)在海洋探测中发挥了巨大的作用。在高频地波雷达中，为解决因ADC采样率高带来的后续数据在DSP中无法实时处理的问题，在传统的多通道数据采集、分析装置中大多采用两种方案(1)在多通道ADC的后端使用数字下变频器降低采样率；(2)使用多片DSP芯片，每一通道的数据用一片DSP进行数据处理。这两种方案的不足在于硬件平台较为结构复杂，可重配置性差，不便于装置的升级。

发明内容
为使硬件平台的开放性、通用性，以便于装置的软件重新配置、升级，本实用新型提出了一种新的多通道高频地波雷达数据采集、分析装置，它不仅能同时实现多通道数据的采样，而且能进行数据的实时处理，省去了传统数据采集、处理装置所使用的可编程数字下变频器PDC。
本实用新型解决其技术问题采用的技术方案是多通道高频地波雷达数据采集、分析装置，它包括模数转换器ADC、数字信号处理器DSP和复杂可编程逻辑器件CPLD，其特征在于单片数字信号处理器DSP的数据总线分别通过多个双向缓冲器连接至各通道模数转换器的数据线，复杂可编程逻辑器件分别连接模数转换器和数字信号处理器，所述的单片数字信号处理器DSP至少具有40MHz主频，4Mbit的片内SRAM，48bit的数据总线。
如上所述的多通道高频地波雷达数据采集、分析装置，其特征在于所述的单片数字信号处理器DSP为ADSP21060。
本实用新型主要使用了三种器件。(1)模数转换器(ADC)可选用TI公司的THS1408作为模数转换器，它具有14bit的分辨率，最大8MSPS的采样速率。(2)数字信号处理器(DSP)可选用ADI公司的ADSP21060或ADSP21160，它具有40MHz主频，4Mbit的片内SRAM，48bit的数据总线，进行1024点浮点快速傅立叶变换(FFT)仅需0.46ms等特点。(3)复杂可编程逻辑器件(CPLD)选用Altera公司的EPM3256，它的主要作用是对本装置的逻辑时序进行控制。根据总体设计的要求，在本实用新型中，DSP通过CPLD来控制各器件的逻辑时序，使用三片THS1408实现三通道采样，THS1408带通采样的输出数据经双向缓冲器PI74LPT16245同时送至ADSP21060，由DSP实现对ADC的读和写。
ADSP21060通过CPLD器件EPM3256控制ADC器件THS1408的读和写。ADSP21060数据总线的D0-15，D16-31，D32-47分别通过三个双向缓冲器连接至各通道THS1408的数据线，即三路THS1408的采样结果不通过硬件下变频器件直接传送至ADSP21060。在ADSP21060中，PX是一个48bit的总线交换寄存器，它由两部分组成PX2是高32位；PX1是低16位。当PX与DM总线传数时，如果DM总线指向片外存储器，则48位数据被传送，利用此理论，在ADSP21060中成功实现三通道采样数据的分离。
在本实用新型中，利用带通采样理论对回波信号进行带通采样，然后采用多相滤波的方法实现带通信号的正交解调，分离出I/Q信号。解调后的基带信号在DSP中采用软件的方法实现多级抽取降低采样率(即数字下变频(DDC))，然后将抽取后的基带数据进行第一次FFT，FFT后的结果通过USB总线送往PC机做进一步的数据处理。
本实用新型的有益效果是，使用单片DSP芯片即可同时实现三通道信号的采样，而且在DSP中用软件的方法实现采样数据的正交分解和数字下变频，使本实用新型硬件结构简单，便于装置的升级、实施。而选用ADSP21060芯片具有性价比高的优点。
以下结合附图和实施例对本实用新型做进一步说明。


图1是本实用新型实施例的原理框图。
图2是图1中CPLD器件EPM3256的电路连接图。
图3是图1中基于多相滤波的正交解调及后续数据处理的原理图。
图4是图1中ADSP21060中所采用的抽取器的多相滤波结构。
具体实施方式
在图1中，ADSP21060通过CPLD器件EPM3256控制ADC器件THS1408的读和写。ADSP21060数据总线的D0-15，D16-31，D32-47分别通过三个双向缓冲器连接至各通道THS1408的数据线，即三路THS1408的采样结果不通过硬件下变频器件直接传送至ADSP21060。如图2所示，将THS1408的片选cs，读选择oe，写选择wr，采样时钟clk等管脚和ADSP21060的地址线ad0，ad1，读写控制read、write；外部中断irq0和外部存贮器选择ms1都连接到EPM3256的通用I/O管脚，在EPM3256中统一编程实现其逻辑控制。在ADSP21060中，外部存贮器空间分成五个组，存贮器空间大小通过装置配置寄存器SYSCON的MSIZE位段来确定。在本实施例中，THS1408的数据采样结果所使用的外部存贮器地址由ms1选通，外部RAM设置为8K，将三通道THS1408的结果寄存器通过EPM3256设置为同一地址0x402000，由ADSP21060完成对同一个外部地址空间的读和写。DSP通过中断0接收采样数据，每当ADSP21060接收到一次外部中断，从外部地址空间读取一次三路THS1408的采样结果，通过48位数据总线同时传送到ADSP21060。当采样数据量满，则进行数据处理，反之继续。在ADSP21060中使用如下指令实现三通道采样结果的分离，并将结果暂存于数据区。
px＝dm(ADCDATA)；r4＝0x3fff；
r3＝px1；r3＝r3 and r4；dm(i1，m1)＝r3；r3＝px2；r2＝fext r3by 0:16；r2＝r2 and r4；dm(i2，m2)＝r2；r2＝fext r3by 16:16；r2＝r2and r4；dm(i3，m3)＝r2；在图3中，虚线框即为多相滤波正交化处理器(正交采样器)，通过正交采样把模拟信号变换为两个正交的零中频数字基带信号，此时的I(n)，Q(n)的采样速率只有ADC采样率fs的一半，经过奇偶抽取后，I(n)，Q(n)在时域上相差半个采样点，可通过两个延迟校正滤波器HI(ejw)，HQ(ejw) 加以校正。在ADSP21060中可使用如下指令实现带通信号的正交解调r2＝dm(i2，m2)；dm(i5，m5)＝r2；r2＝dm(i2，m2)；r0＝-r2；dm(i4，m4)＝r0；r2＝dm(i2，m2)；r0＝-r2；dm(i5，m5)＝r0；然后将校正后的信号进行抗混叠滤波、抽取和傅立叶变换。
图4描述的是本实用新型实施例中采用的抽取器的多相滤波结构。在常用的抽取器模型中，抗混叠滤波器FIR位于抽取算子 前，即滤波是在降速之前进行的。由图4可知，此时的数字滤波器Ek(z)(k＝0，1...n)位于抽取器 之后，即滤波是在降速后进行的，这就大大降低了对ADSP21060的处理速度的要求，提高了实时处理能力。
权利要求1.多通道高频地波雷达数据采集、分析装置，它包括模数转换器ADC、数字信号处理器DSP和复杂可编程逻辑器件CPLD，其特征在于单片数字信号处理器DSP的数据总线分别通过多个双向缓冲器连接至各通道模数转换器的数据线，复杂可编程逻辑器件分别连接模数转换器和数字信号处理器，所述的单片数字信号处理器DSP至少具有40MHz主频，4Mbit的片内SRAM，48bit的数据总线。
2.如权利要求1所述的多通道高频地波雷达数据采集、分析装置，其特征在于所述的单片数字信号处理器DSP为ADSP21060。
专利摘要多通道高频地波雷达数据采集、分析装置，它包括模数转换器ADC、数字信号处理器DSP和复杂可编程逻辑器件CPLD，其特征在于单片数字信号处理器DSP的数据总线分别通过多个双向缓冲器连接至各通道模数转换器的数据线，复杂可编程逻辑器件分别连接模数转换器和数字信号处理器，所述的单片数字信号处理器DSP至少具有40MHz主频，4Mbit的片内SRAM，48bit的数据总线。省去了传统数据采集、处理装置所使用的可编程数字下变频器PDC，硬件结构简单，便于装置的升级、实施。
文档编号G01S13/00GK2762152SQ20042005797
公开日2006年3月1日 申请日期2004年12月27日 优先权日2004年12月27日
发明者文必洋, 白立云, 吴世才, 万显荣, 张国军 申请人:武汉大学