专利名称：Spi接口异常检测方法与装置的制作方法
技术领域：
本发明涉及电子电路技术领域，特别是涉及ー种SPI接ロ异常检测方法与装置。
背景技术：
SPI 接 ロ 的全称是〃 Serial Peripheral Interface 〃，意为串行外围接 ロ，是Motorola首先在其MC68HCXX系列处理器上定义的。该接ロ一般使用4根信号线串行时钟线SCK、主机输入/从机输出数据线MIS0、主机输出/从机输入数据线MOSI和低电平有效的从机选择线SS。该接ロ可实现高速率的全双工数据传输(最高速率可达50Mhz)，且简单、易用，目前已经广泛应用在EEPROM、FLASH、实时时钟、AD转换器、数字信号处理器和数字信号解码器等方案上。基于SPI接ロ的数据传输是主从式的，所有的对话发起均由主机控制。SCK、SS及MOSI由主机发出，从机通过MOSI信号线向主机回送数据。SPI接ロ常应用于主控制器(MCU、DSP或FPGA)与外围芯片之间进行数据传输，完 成系统參数的配置及保存。主控制器通过SPI接ロ读取外围芯片所保存的參数并按照预定含义进行解析，假如外围芯片工作失效则其SPI接ロ将处于异常状态，主控制器不能识别该状态，会如常执行通过SPI接ロ从外围器件回读的数据，造成主控制器误动作情况，导致系统工作不正常。

发明内容
本发明提出了ー种SPI接口数据传输异常的检测方法，以检测外围芯片的SPI接ロ是否出现异常。ー种SPI接ロ异常检测方法，包括步骤在主控制器的回读数据周围内，对主控制器发出的SCK脉冲进行计数；主控制器的回读数据周期结束时，将所述SCK脉冲的计数值与标准值比较；若所述SCK脉冲的计数值与标准值不同，则判定外围芯片的SPI接ロ异常。在其中一个实施例中，当所述主控制器为MCU时，所述MCU的输入捕捉引脚连接所述MCU的SPI接ロ的SCK引脚，所述MCU启动输入捕捉功能，在回读数据周期内，通过所述输入捕捉引脚捕捉所述SCK脉冲的上升沿或下降沿，得到所述SCK脉冲的个数。在其中一个实施例中，当所述主控制器为FPGA时，在所述FPGA内部生成检测模块，所述检测模块在本FPGA的回读数据周围内，对本FPGA的SPI接ロ的SCK引脚上的SCK脉冲进行采样并计数。ー种SPI接ロ异常检测装置，包括计数模块，用于在主控制器的回读数据周围内，对主控制器发出的SCK脉冲进行计数；比较模块，用于在主控制器的回读数据周期结束时，将所述SCK脉冲的计数值与标准值比较；判定模块，用于在所述SCK脉冲的计数值与所述标准值不同时，判定外围芯片的SPI接ロ异常。本发明SPI接ロ异常检测方法与装置，对主控制器发出的SCK脉冲进行计数，并将计数值与标准值比较，若计数值小于标准值则判定外围芯片的SPI接ロ出现异常。当主控制器的具体形式为MCU或FPGA时，可以根据MCU或FPGA的特点调节SCK脉冲的计数方法。本检测方法与装置简单有效，为主控制器对回读数据的取舍提供了依据。


图I为本发明SPI接ロ异常检测方法的流程示意图；图2为基于本发明SPI接ロ异常检测方法的MCU与外围芯片SPI接ロ的结构示意图；图3为基于本发明SPI接ロ异常检测方法的FPGA与外围芯片SPI接ロ的结构示意图； 图4为本发明SPI接ロ异常检测装置的结构示意图。
具体实施例方式从机或者说外围芯片的SPI接ロ失效时，会将主机控制的SCK信号线拉为固定的高电平或低电平，本发明利用SCK信号的这个特征，对主机或者说主控制器发送的SCK脉冲进行计数，并将计数值与标准值比较，若小于标准值则说明从机SPI接ロ失效。下面结合附图与实施例详细解释本发明。本发明SPI接ロ异常检测方法与装置，如图I所示，包括步骤步骤SI、在主控制器的回读数据周围内，对主控制器发出的SCK脉冲进行计数；步骤S2、主控制器的回读数据周期结束时，将所述SCK脉冲的计数值与标准值比较；步骤S3、若所述SCK脉冲的计数值与标准值不同，则判定外围芯片的SPI接ロ异常。主控制器回读数据时，其SPI接ロ的SCK引脚需要发送与SCK脉冲，正常情况下，SCK脉冲的电平一高一低间隔分布，但若外围芯片的SPI接ロ异常，则SCK脉冲持续高电平或低电平，则SCK脉冲计数值必然不等于且小于标准值。本检测方法正是据此判断外围芯片的SPI接ロ是否异常，若异常，则主控制器回读的数据不正常，应丢弃并发出告警。主控制器可能是MCU，也可能是FPGA，下面分别进行说明。UMCU作为主控制器，使用定时器的输入捕捉功能实时检测SCK信号。MCU的通用定时器可配置为输入捕捉功能，如图2所示，SCK信号通过外部走线连接数据至MCU的输入捕捉引脚，在MCU软件中可配置为上升沿捕捉或下降沿捕捉并对其进行计数，定义该计数參数为PulseCnt并与标准值StandCnt进行比较，从而能确定外围芯片的SPI接ロ是否正常。假定数据位为η位，要回读，则MCU需要发η个SCK脉冲，StandCnt=n。每发ー个SCK脉冲，PulseCnt会累加计数，回读结束时将PulseCnt与StandCnt进行比较即能判定当次传输是否正常。2、FPGA作为主控制器，使用FPGA内部的高速时钟对SCK信号进行采样并在回读数据周期内进行计数，回读数据结束后进行比对以判定传输是否正常及回读数据是否有效。检测原理跟MCU作为主控制器时ー样，所不同的是硬件实现方式。FPGA作为主控制器时，如图3所示，在FPGA内部用代码生成ー检测模块对SCK信号进行采样，无需外部连线。本发明SPI接ロ异常检测装置，如图4所示，包括计数模块，用于在主控制器的回读数据周围内，对主控制器发出的SCK脉冲进行计数；比较模块，用于在主控制器的回读数据周期结束时，将所述SCK脉冲的计数值与标准值比较；判定模块，用于在所述SCK脉冲的计数值与所述标准值不同时，判定外围芯片的SPI接ロ异常。由以上描述及图4可知，计数模块、比较模块和判定模块依次相连，构成了本检测 装置。本检测装置是与上述检测方法对应的装置，将两者结合使用，即可实现本发明的目的。以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
权利要求
1.ー种SPI接ロ异常检测方法，其特征在于，包括步骤 在主控制器的回读数据周围内，对主控制器发出的SCK脉冲进行计数； 主控制器的回读数据周期结束时，将所述SCK脉冲的计数值与标准值比较； 若所述SCK脉冲的计数值与标准值不同，则判定外围芯片的SPI接ロ异常。
2.根据权利要求I所述的SPI接ロ异常检测方法，其特征在干，当所述主控制器为MCU时，所述MCU的输入捕捉引脚连接所述MCU的SPI接ロ的SCK引脚，所述MCU启动输入捕捉功能，在回读数据周期内，通过所述输入捕捉引脚捕捉所述SCK脉冲的上升沿或下降沿，得到所述SCK脉冲的个数。
3.根据权利要求I所述的SPI接ロ异常检测方法，其特征在干，当所述主控制器为FPGA时，在所述FPGA内部生成检测模块，所述检测模块在本FPGA的回读数据周围内，对本FPGA的SPI接ロ的SCK引脚上的SCK脉冲进行采样并计数。
4.ー种SPI接ロ异常检测装置，其特征在于，包括 计数模块，用于在主控制器的回读数据周围内，对主控制器发出的SCK脉冲进行计数；比较模块，用于在主控制器的回读数据周期结束时，将所述SCK脉冲的计数值与标准值比较； 判定模块，用于在所述SCK脉冲的计数值与所述标准值不同时，判定外围芯片的SPI接ロ异常。
全文摘要
本发明公开了一种SPI接口异常检测方法与装置，对主控制器发出的SCK脉冲进行计数，并将计数值与标准值比较，若计数值小于标准值则判定外围芯片的SPI接口出现异常。当主控制器的具体形式为MCU或FPGA时，可以根据MCU或FPGA的特点调节SCK脉冲的计数方法。本检测方法与装置简单有效，为主控制器对回读数据的取舍提供了依据。
文档编号G01R31/28GK102841303SQ201210287480
公开日2012年12月26日 申请日期2012年8月10日 优先权日2012年8月10日
发明者肖伟权 申请人:广东威创视讯科技股份有限公司