专利名称：半导体压力感测计及其制造方法
技术领域：
本发明是有关一种感测计，尤指一种通过电阻值的改变来测量压力的半导体压力感测计。
背景技术：
在微细加工技术所制造的元件中，压力感测计应用极为广泛，压力感测计已大量应用于汽车、医疗、工业测量、自动控制及各种电子产品上。
目前，应用于半导体中的硅质压力感测元件最常用的方法是利用扩散法或离子植入法于单晶硅晶格中形成p-n接面，此p-n接面即为压阻元件，当该p-n型压阻元件受到外界施力作用时，自身电阻会产生改变，而这个改变的电阻值ΔR/R便可以用来测量压力的变化。
请参阅图1所示，其为一现有由p-n型压电材料2所制成的半导体压力感测元件荷重规(Load cell)的内部结构视图，当对其施加力F后，改变阻值，造成Vo间电压或电流大小的改变，这是压阻材料受到外界施力，其物理性质改变的结果，我们利用这个特性就可以测量压力的变化。
然而，传统半导体压力感测计的p-n型压阻元件受到外界施力作用时，其压阻变化ΔR/R极小，因此信号反应并不明显，其灵敏度便不够精密，对于现在的半导体封装等高精度技术领域已不适用。
因而需设计一种新型半导体压力感测计，以适应当今高精密应力感测需求的发展。

发明内容本发明的目的在于提供一种半导体压力感测计，其可以明显的提高测量的精密度。
为实现前述目的，本发明半导体压力感测计，其包括半导体基板，该半导体基板具有有效表面及与所述有效表面相反的背面，该背面上形成凹入部分，从而在半导体基板上产生薄膜，该薄膜上形成氧化层及氧化层上的金属层，从而形成半导体压力感测元件，根据半导体压力感测元件的电阻变化来测量压力。同时本发明还涉及一制造上述半导体压力感测计的方法。
与现有技术相比，本发明半导体压力感测计的超薄硅基板在机械应力施加时有较佳的弹性，能承受较大的形变而不产生断裂，且其漏电流会随着因承受机械应力而产生的形变大小而有显著的增减，其敏感度远高于传统压力感测计所使用的p-n型压电材料，可适应于半导体封装等高精度技术领域的发展需求。

图1为现有的由p-n型压电材料所制成的半导体压力感测计的感测元件荷重规的内部结构视图。
图2为符合本发明半导体压力感测计的一种实施例的示意性平面视图。
图3为与图2所示的半导体压力感测计内的惠斯登桥等效电路图。
图4为位于被包括于图2所示的硅基板(Si Wafer)有效表面上的晶轴视图。
图5为本发明半导体压力感测计的感测元件荷重规的内部结构视图。
具体实施例请参阅图2、图3及图5所示，本发明半导体压力感测计S1包括由硅制成的半导体硅基板(Si Wafer)10，该硅基板10具有有效表面11及与所述有效表面11相反的背面12，且该有效表面11及背面12都具有<110>方向的晶面。荷重规1即电阻R1、R2、R3和R4及金属布线21、金属垫22位于有效表面11上，金属布线21及金属垫22与布线扩散区域15电连接，用于将布线扩散区域及电阻R1、R2、R3和R4电连接在一起。参阅图5所示，利用半导体制程方法对硅基板10的背面12进行异向蚀刻形成凹入部分13，通过形成凹入部分13，使硅基板10变薄形成薄膜14。在硅基板10的薄膜14上形成一二氧化硅层16，再于所述二氧化硅16层上形成一金属铝层17，从而便形成所述电阻R1、R2、R3和R4。从中可以看出，所述电阻R1、R2、R3和R4即荷重规1是采用MOS(Metal Oxide Semiconductor)结构。如图2及图3所示，电阻R1、R2、R3和R4以惠斯登电桥(Wheatstone bridge)4的方式连接形成于所述硅基板10的薄膜14上。参阅图3所示，前述金属布线21及金属垫22与布线扩散区域15电连接，将布线扩散区域电连接在一起，形成两个端子Ia及Ib，在该两个端子间施加直流恒压Vin，从形成于硅基板10上的桥电路拾取第一电位Pa及第二电位Pb间之电位差Vout。通过被连接到金属垫22上的焊线(未图示)，将桥电路与外部电路相连。当要被检测的压力F施加于薄膜14上侧时，电阻R1、R2、R3和R4之电阻相应于薄膜14上产生之应变而改变，与所述电阻变化相关的电位差Vout被输出。通过金属垫22将电位差Vout输出到外部电路中。外部电路对所述电位差Vout进行处理，提供用于检测压力的最终输出讯号。
请参阅图3及图4所示，电阻R1、R2、R3和R4串联在一起形成一封闭电路。电阻R1、R2、R3和R4基本上沿着与其所处的硅基板10的有效表面11的<110>方向的晶轴延伸，由于沿<110>方向的晶轴的硅的压阻系数比其它任何方向的晶轴的硅的压阻系数都大。当在要测量的压力作用于压力感测计时，荷重规1的电阻就会发生相应的改变，根据电阻的改变检测压力，其中电阻R1和R4比电阻R2和R3更容易发生应变，即针对要被测量的压力，电阻R1和R4比电阻R2和R3变化更灵敏。并且如图3所示，当压力感测计受压力引起应变时，电阻R1与电阻R2间的第一电位Pa与电阻R3与电阻R4间的第二电位Pb沿相反方向变化，即当Pa与Pb中一个增加时，另一个下降。因此第一电位Pa和第二电位Pb之间的电位差Vout相应于所施加的压力而变化。
请继续参阅图3所示，惠斯登电桥4的电阻与电压关系满足下式Vout＝(R1R4-R2R3)Vin/(R1+R2)(R3+R4)(1)若R1＝R2＝R3＝R4＝R，当压力感测计因压力的变化产生ΔR之微小变化时，(1)式可化简如下Vout＝(R+RΔR-R)Vin/(2R+ΔR)2RΔRVin/4R(2)由(2)式可看出，当压阻变化ΔR/R越大时，Vout的改变量随之变化也越大，则测量的精密度便越高。
请参阅图5所示，本发明半导体压力感测元件荷重规1采用超薄MOS(Metal Oxide Semiconductor)结构代替传统的由p-n型压电材料2所制成的半导体压力感测计的感测元件荷重规。制造该MOS结构第一步使用半导体制程方法制造作为基底的超薄硅基板10，并于该超薄硅基板10上形成薄膜14，该超薄硅基板10在机械应力施加时有较佳的弹性，能承受较大的形变而不产生断裂；第二步在上述作为基底的超薄硅基板10的薄膜14上成长一层厚度约15-20的二氧化硅层16；第三步在上述步骤后使用半导体制程方法于前述二氧化硅层16再蒸镀上一层金属铝层17当作电极使用，用于信号检出。
请继续参阅图5所示，当其采用本发明的MOS(Metal Oxide Semicon-ductor)结构的压力感测元件荷重规1被施加力F后，MOS结构因承受机械应力而产生形变时，二氧化硅层16与超薄硅基板10的接触界面处的键结角度发生扭转，使二氧化硅层的能带隙(Bandgap)降低，电子穿过能障的机率大增，从而使漏电流增加数百甚至数千倍。根据电特性R＝V/I可知，本发明MOS结构的电阻变化ΔR/R随着漏电流增加而明显改变，从而所形成的半导体压力感测计可达到很高的测量精度。
权利要求
1.一种半导体压力感测计，其包括半导体基板，该半导体基板具有有效表面及与所述有效表面相反的背面，该背面上形成凹入部分，从而在半导体基板上产生薄膜，其特征在于该薄膜上形成有氧化层及氧化层上的金属层，从而形成半导体压力感测元件，根据半导体压力感测元件的电阻变化来测量压力。
2.如权利要求1所述的半导体压力感测计，其特征在于前述压力感测元件为荷重规，其是采用MOS(Metal Oxide Semiconductor)结构。
3.如权利要求1所述的半导体压力感测计，其特征在于前述氧化层为二氧化硅层。
4.如权利要求1所述的半导体压力感测计，其特征在于前述氧化层的厚度约为15-20。
5.如权利要求1所述的半导体压力感测计，其特征在于前述金属层是蒸镀在前述氧化层上。
6.如权利要求1所述的半导体压力感测计，其特征在于前述金属层为铝。
7.如权利要求1所述的半导体压力感测计，其特征在于薄膜上形成多于三个的半导体压力感测元件，每四个半导体压力感测元件被用于形成惠斯登电桥。
8.一种制造半导体压力感测计的方法，其特征在于第一步是使用半导体制程方法制造作为基底的硅基板，并在所述硅基板上形成薄膜；第二步是对上述硅基板上的薄膜进行氧化形成二氧化硅层；第三步是使用半导体制程方法在前述二氧化硅层上再镀一层金属铝层。
9.如权利要求8所述的制造半导体压力感测计的方法，其特征在于前述二氧化硅层的厚度约为15-20。
10.如权利要求8所述的制造半导体压力感测计的方法，其特征在于前述金属铝层是蒸镀在前述二氧化硅层上。
全文摘要
一种半导体压力感测计，其包括半导体基板，该半导体基板具有有效表面及与所述有效表面相反的背面，该背面上形成凹入部分，从而在半导体基板上产生薄膜，该薄膜上形成氧化层及氧化层上的金属层，从而形成半导体压力感测元件。同时本发明还涉及一制造上述半导体压力感测计的方法。藉此，该半导体压力感测计可以明显的提高测量的精密度，以适应半导体技术的发展。
文档编号G01L1/20GK1704741SQ200410044889
公开日2005年12月7日 申请日期2004年5月31日 优先权日2004年5月31日
发明者廖伟见, 李欣和 申请人:富士康(昆山)电脑接插件有限公司, 鸿海精密工业股份有限公司