一种减少计数损失的脉冲幅度测量电路及方法
【专利摘要】本发明公开了一种减少计数损失的脉冲幅度测量电路及方法，相关电路包括：成形放大电路，用于将核探测器输出的随机脉冲信号展宽成行成顶部平坦的便于幅度测量的脉冲形状，并对信号幅度进行放大后输出；高速AD转换电路，用于对成形放大电路输出的脉冲信号进行连续采样并转换为数字量后输出；快速寻峰与放电控制电路，用于对高速AD转换电路输出的数字信号波形进行幅度计算，在幅度计算完成后存储，并输出放电控制信号至所述信号快恢复电路；信号快恢复电路，用于根据接收到的放电控制信号控制，将所述成形放大电路输出脉冲的幅度恢复到基线电平。本发明公开的电路及方法，可减小高计数率的情况下核脉冲信号的堆积效应带来的计数率损失，且电路结构简单可靠，便于推广。
【专利说明】一种减少计数损失的脉冲幅度测量电路及方法

【技术领域】
[0001] 本发明涉及核脉冲信号幅度测量【技术领域】，尤其涉及一种减少计数损失的脉冲幅 度测量电路及方法。

【背景技术】
[0002] 数字化核脉冲信号的脉冲幅度测量方法是首先对信号进行成形放大，然后通过ADC(模数转换器）对信号进行连续采样，再通过FPGA(现场可编程门阵列）等逻辑器件对 采样数据进行数字化寻峰处理从而得到脉冲信号的幅度；再根据不同幅度数值对随机信号 进行计数累计得到随机脉冲信号的幅度谱。幅度测量越精确，则幅度谱的分辨率约高。随 机脉冲信号的发生频率越高，测量的平均计数率越高则幅度谱累积的速度越快，测量效率 越尚。
[0003] 在核脉冲信号处理的应用中，探测器输出的脉冲形状（如图1所示）为上升沿很 陡、下降沿较长的尖峰状脉冲。在计数率较高的情况下，信号脉宽一般从几纳秒到几百纳秒 不等。通过ADC对这种形状的脉冲进行采样测量时，幅度亏损较大。为了提高脉冲信号幅 度测量的精度，要求ADC对一个脉冲信号波形采样尽量多的采样点，以尽量减小由数字化 波形采样带来的误差。信号顶部越平坦，则幅度亏损越小，测量精度越高。
[0004] 因此为了提高测量精度，首先要通过波形成形展宽电路将探测器输出的随机脉冲 信号成形成顶部更加平坦，脉宽比原脉冲信号有所展宽的准高斯形脉冲，以满足高精度的 测量要求。但是，经过成形后的脉冲波形下降沿较长（如图2所示），当探测器输出的核脉 冲信号的计数率较高时，较长的下降沿会更容易发生堆积效应（如图3所示）。
[0005]堆积效应通常分为两种情况，一种是峰堆积，即脉冲的峰叠加在一起，不能准确的 将其区分和测量，通常发生峰堆积时会将这部分脉冲舍弃，从而产生一定的计数损失。
[0006] 发生峰堆积的概率可以通过计算得出，由于核脉冲信号在时间上具有随机性，其 信号出现的概率服从泊松分布。如果脉冲的平均计数率为n，按照泊松分布，在ΛΤ时间内 出现η个核脉冲信号的概率为：
[0007]

【权利要求】
1. 一种减少计数损失的脉冲幅度测量电路，其特征在于，该电路包括：成形放大电路、 高速AD转换电路、快速寻峰与放电控制电路，以及信号快恢复电路； 其中，所述成形放大电路，用于将核探测器输出的随机脉冲信号展宽成形成顶部平坦 的便于幅度测量的脉冲形状，并对信号幅度进行放大后输出； 所述高速AD转换电路，用于对成形放大电路输出的脉冲信号进行连续采样并转换为 数字量后输出； 所述快速寻峰与放电控制电路，用于对高速AD转换电路输出的数字信号波形进行幅 度计算，在幅度计算完成后存储，并输出放电控制信号至所述信号快恢复电路； 所述信号快恢复电路，用于根据接收到的放电控制信号控制，将所述成形放大电路输 出脉冲的幅度恢复到基线电平。
2. 根据权利要求1所述的电路，其特征在于，所述成形放大电路为CR-RCm成形电路；所 述0?-1^"1成形电路由一个CR微分电路与多级RC积分电路级联构成； 其中，RC积分电路为有源积分电路，其包括：隔离电阻、运算放大器、积分电容和积分 电阻；所述隔离电阻与运算放大器串联，信号经过隔离电阻由运算放大器的输入端输入，输 出端输出，积分电容和积分电阻并联在运算放大器的信号输入端和输出端；积分时间通过 调节积分电容和积分电阻的值来调节，信号放大倍数通过调节积分电阻和隔离电阻的阻值 调节。
3. 根据权利要求1所述的电路，其特征在于，所述高速AD转换电路包括：单端转差分 放大器与高速AD转换器； 其中，单端转差分放大器将单端输入的脉冲信号转换为差分信号输入高速AD转换器， 由高速AD转换器进行数字化采样。
4. 根据权利要求1所述的电路，其特征在于，所述快速寻峰与放电控制电路包括：寄存 器、阈值比较器、阈值寄存器、峰值比较器和峰值寄存器以及存储器； 其中，寄存器，用于缓存高速AD转换电路输出的数字信号； 所述阈值寄存器，用于存储预先设定的开始和结束峰值比较逻辑的幅度数值； 所述阈值比较器通过比较数字信号的数值与阈值数值的大小，来触发与停止峰值比较 逻辑；当触发峰值比较逻辑时，输出控制信号触发峰值比较器进行峰值比较，并将峰值比较 得到的数字信号的最大值存入峰值寄存器中；当停止峰值比较逻辑时，输出控制信号来控 制峰值寄存器输出其所存储的数字信号最大值到存储器，并向外输出放电控制信号； 所述峰值比较器，用于实时比较当前数字信号的数值与峰值寄存器中的数值大小，并 将最大值更新到峰值寄存器中； 所述峰值寄存器，用于存储当前峰值比较逻辑得到的数字信号的最大值； 所述存储器，用于存储峰值寄存器输出的所述数字信号的最大值。
5. 根据权利要求1所述的电路，其特征在于，所述信号快恢复电路为CMOS模拟开关和 放电电阻串联构成。
6. -种基于权利要求1-5任一项所述的电路实现脉冲幅度测量的方法，其特征在于， 该方法包括： 由成形放大电路将核探测器输出的随机脉冲信号展宽成形成顶部平坦的便于幅度测 量的脉冲形状，并对信号幅度进行放大后输出； 由高速AD转换电路对成形放大电路输出的脉冲信号进行连续采样并转换为数字量后 输出； 由快速寻峰与放电控制电路对高速AD转换电路输出的数字信号波形进行幅度计算， 在幅度计算完成后存储，并输出放电控制信号至所述信号快恢复电路； 由信号快恢复电路根据接收到的放电控制信号控制，将所述成形放大电路输出脉冲的 幅度恢复到基线电平。
7. 根据权利要求6所述的方法，其特征在于，所述成形放大电路为CR-RCm成形电路；所 述0?-1^"1成形电路由一个CR微分电路与多级RC积分电路级联构成； 其中，RC积分电路为有源积分电路，其包括：隔离电阻、运算放大器、积分电容和积分 电阻；所述隔离电阻与运算放大器串联，信号经过隔离电阻由运算放大器的输入端输入，输 出端输出，积分电容和积分电阻并联在运算放大器的信号输入端和输出端；积分时间通过 调节积分电容和积分电阻的值来调节，信号放大倍数通过调节积分电阻和隔离电阻的阻值 调节。
8. 根据权利要求6所述的方法，其特征在于，所述高速AD转换电路包括：单端转差分 放大器与高速AD转换器； 其中，单端转差分放大器将单端输入的脉冲信号转换为差分信号输入高速AD转换器， 由高速AD转换器进行数字化采样。
9. 根据权利要求6所述的方法，其特征在于，所述快速寻峰与放电控制电路包括：寄存 器、阈值比较器、阈值寄存器、峰值比较器和峰值寄存器以及存储器； 其中，寄存器，用于缓存高速AD转换电路输出的数字信号； 所述阈值寄存器，用于存储预先设定的开始和结束峰值比较逻辑的幅度数值； 所述阈值比较器通过比较数字信号的数值与阈值数值的大小，来触发与停止峰值比较 逻辑；当触发峰值比较逻辑时，输出控制信号触发峰值比较器进行峰值比较，并将峰值比较 得到的数字信号的最大值存入峰值寄存器中；当停止峰值比较逻辑时，输出控制信号来控 制峰值寄存器输出其所存储的数字信号最大值到存储器，并向外输出放电控制信号； 所述峰值比较器，用于实时比较当前数字信号的数值与峰值寄存器中的数值大小，并 将最大值更新到峰值寄存器中； 所述峰值寄存器，用于存储当前峰值比较逻辑得到的数字信号的最大值； 所述存储器，用于存储峰值寄存器输出的所述数字信号的最大值。
10. 根据权利要求6所述的方法，其特征在于，所述信号快恢复电路为CMOS模拟开关和 放电电阻串联构成。
【文档编号】G01R29/02GK104483557SQ201410821108
【公开日】2015年4月1日 申请日期:2014年12月24日 优先权日:2014年12月24日
【发明者】陈炼, 刘宇哲, 梁福田, 李锋, 金革 申请人:中国科学技术大学