专利名称：用于测试和测量仪器中改进的边沿触发的设备和方法
技术领域：
本发明总体上涉及诸如数字存储示波器或逻辑分析仪之类的测试和测量仪器的领域，尤其涉及用于触发测试和测量仪器的设备。
背景技术：
诸如俄勒R州Beaverton的"Tektronix公司所制造的DP040M数字存储示波器之类的现代测试和测量仪器从被测装置(DUT)获取被测信号(SUT)，并且响应于SUT中触发事件的检测而将所述SUT的感兴趣部分存储在存储器中。图1是示出数字存储示波器100的图示，如从现有技术所知的，其具有与被测装置 (DUT) 190接触的探针105以用于获取、处理在DUT 190上的接触点处所出现的被测信号 (SUT)并对其执行测量。经处理的获取信号最终显示在显示装置140上。图2描绘了现有技术示波器100的操作部分的简化高级框图200。特别地，示波器 100采用第一探针105并且可以使用第二探针210，并且包括通道1采集电路215、通道2采集电路220、控制器225、处理电路230、显示存储器235和显示装置对0。探针105和210 可以为分别适于检测来自DUT 190的模拟电压或电流信号的任意常规电压或电流探针。例如，探针105和210可以为Tektronix公司所制造的有源探针模型编号P2202、 TCP202，并且可以被用来从DUT 190获取实时信号。探针105和210的输出信号分别被发送到通道1采集电路215和通道2采集电路220。虽然为了简单仅示出了两个探针以及两个示波器通道，但是本领域技术人员将认识到可以采用任意合理数量的探针和通道，诸如四个。说明性地，通道1采集电路215和通道2采集电路220每个均包括模数转换电路 (未示出)、触发电路216、221、抽取器(decimator)电路(未示出)、采集存储器218、223等。 采集电路215和220进行操作而以采样率“S”对一个或多个被测信号进行数字化以产生适合由控制器225和处理电路230所使用的一个或多个相应获取的样本流。响应于从控制器 225所接收的命令，采集电路215和220改变触发条件、抽取器函数以及其它采集相关的参数。采集电路215、220每个均将其各自所产生的样本流传送至控制器225。采集电路215、 220每个均彼此进行通信以及时协调触发标准和采集位置。控制器225进行操作以对采集电路215和220所提供的一个或多个所获取样本流进行处理，以生成与一个或多个样本流相关联的相应波形数据。也就是说，给定所需的每刻度时间以及每刻度伏特的显示参数，控制器225进行操作以对与所获取样本流相关联的原始数据进行修改或栅格化以产生具有所需每刻度时间和每刻度伏特参数的相应波形数据。 控制器225还可以对具有非所需的每刻度时间、每刻度伏特和每刻度电流参数的波形数据进行归一化以产生具有所需参数的波形数据。控制器225将所述波形数据提供至处理电路 230，其进而将所述波形数据存储在显示存储器235中以便随后呈现在显示装置240上。处理电路230包括适于将所获取的样本流或波形数据转换为图像或视频信号的数据处理电路，所述图像或视频信号适于提供视觉成像(例如，显示格式化和驱动器电路等)。处理电路230可以包括显示存储器235和显示装置MO (例如，内建显示装置)，或者 (例如，经由视频驱动器电路)提供适于被外部显示装置240所使用的输出信号。图2的控制器225优选地包括处理器对5、支持电路250、I/O电路255和存储器 2600处理器245与常规支持电路250进行协作，所述常规支持电路诸如电源、时钟电路、高速缓存等，以及协助执行存储器260中所存储的软件程序的电路。这样，预见到在这里作为软件处理所讨论的一些处理步骤可以在硬件内实现，例如作为与处理器245进行协作以执行各个步骤的电路。控制器225还包含输入/输出(I/O)电路255，其在与控制器225进行通信的各个功能元件之间形成接口。例如，要耦合到I/O电路255的装置(未示出)可包括键盘、指示装置、触摸屏或者适于向控制器225提供用户输入并且从控制器225提供输出的其它工具。响应于这样的用户输入，除其它功能之外，控制器225说明性地对采集电路215 和220的操作进行适配以执行各种数据采集、触发、处理、显示通信。此外，用户输入可以被用来触发自动校准功能，或者对显示装置对0、逻辑分析或其它数据采集装置的操作参数进行适配。为了便于解释，采集电路215、220中的采集存储器、处理器存储器260和显示存储器235被示为单独存储器，但是它们可以包括在相同的物理存储器内。此外，除其它易失性存储器之外，这些存储器可以包括诸如SRAM、DRAM之类的易失性存储器，并且除其它非易失性存储器之外，还可以包括诸如磁盘驱动器或磁带介质之类的非易失性存储器，或者除其它可编程存储器之外，可以包括诸如EPROM之类的可编程存储器。数字存储示波器中最为普遍使用的触发模式是边沿触发。采集电路215、220的触发电路216、221对简单的重复信号良好地执行常规边沿触发，所述信号诸如正弦波或一串时钟脉冲。然而，常规的边沿触发在试图对甚至略为更加复杂的信号上进行触发时就无法提供稳定的显示。例如，参见图如和仙并且考虑由三个脉冲的重复所构成的信号400。示波器一次可以在重复的三重脉冲的第一个脉冲上进行触发(如图4c所示)，但是另一次就可能在不同脉冲上触发，产生如图4b所示的显示。大多数示波器包含触发延迟(holdoff)电路，其通常可以被用来产生稳定的显示。 然而，数字示波器用户很少使用该特征，部分是因为该特征难以适当使用。于1998年9月13日授予Genichiro Ohta的美国专利No. 4771193示出了一种用于在输入信号内的最大长度脉冲上进行触发的模拟电路。如该’ 193专利的图2所示，输入数字信号(a)对每个脉冲产生斜坡信号(b)，所述斜坡的高度是脉冲宽度的函数。如信号 (c)所示，对电容器进行充电并且使能在最长脉冲的结束处开始的横扫(swe印)(I)0以这种方式，测量仪器在最长脉冲宽度所指示的非信号间隔上进行触发。该触发电路基于峰值检测进行操作(即，在斜坡信号(b)的最高峰顶上进行触发)。于1993年6月四日授予Diller等人的美国专利No. 5223784示出了一种在输入信号期间仅触发采集系统一次的电路。第一触发比较器使用第一基准触发电平检测输入信号中的限制触发事件(qualifying trigger events)，所述限制触发事件对电容器进行充电。第二触发比较器将电容器上的电压与第二基准触发电平进行比较，并且在电容器电压与第二基准触发电平具有预先确定的关系的情况下产生脉冲。在由RC时间常数所确定的预定时间周期之前所发生的后续触发事件都无法产生另一个触发事件。特别地，Diller 的’ 784公开了将识别出模式的电路。应当注意的是，5223784的电路不是自适应的。
以上所讨论的专利是模拟触发电路的实施方式。对于当前的数字存储示波器，通常需要数字触发电路的实施方式。于2006年7月4日授予Dennis J. Weller的美国专利No. 7072804公开了一种数字触发电路，其具有用于产生低频和高频拒绝触发信号以及从数字化输入信号所得出的 AC和DC触发信号的输入滤波器。所述四个触发信号之一被多路复用器所选择并且输入到具有上触发电平和下触发电平的触发比较器以提供所需的滞后量，一个触发电平为所需触发电平而另一个为滞后电平。作为公开文本No. 2008/0030239所公开并且受让给本申请相同受让人的美国专利申请序列 No. 11/781202 "Self Adjusting Holdoff Trigger" (Sullivan 等人)涉及避免由于没有足够滞后(或者没有滞后)所导致的在“错误”边沿触发上进行触发的电路。于2003年9月16日提交并且受让给Fluke公司的美国专利6621913 "Digital Oscilloscope with Trigger Qualification Based on Pattern Recognition，， (Johan deVries)讨论了生成稳定显示的触发电路。特别地，deVries的’ 913涉及通过阻止一些触发而生成稳定显示的延迟电路。不幸的是，当示波器在复杂波形上执行边沿触发时，以上所讨论的现有技术的参考文献均没有在示波器上提供稳定的显示。

发明内容
一种数字存储示波器采用了改进的边沿触发电路，所述边沿触发电路在其确定存在远多于所述示波器所能够使用的触发事件时舍弃一些触发事件。所述确定响应于对信号特征的检测而进行，所述信号指示复杂信号的重复属性。响应于所述确定，选择将要作用于的特定触发事件，而其它触发事件则被丢弃。根据本发明的电路响应于随着输入信号变化对重复特征的不同标准的检测而对输入信号的变化动态地作出反应。


图1是示出如现有技术所知的数字存储示波器100的图示。图2描绘了图1的现有技术示波器的操作部分的简化高级框图。图3描绘了根据本发明的示波器的操作部分的简化高级框图。图4A、4B、4C和4D示出了理解本发明时所使用的波形。图5示出了依据本发明一个实施例的触发限制电路(Trigger Qualification Circuitry)。图6示出了依据本发明第二实施例的触发限制电路。图7、8、9和10是图示本发明的方法实施例的流程图。
具体实施例方式这里要认识到的是，可以对边沿触发电路进行修改以使得其趋于在脉冲序列的第一脉冲上进行触发。该结果是以上图4C中所示出的显示。所述示波器仍然将在边沿触发， 但是该改进的边沿触发趋于在信号比正弦波或时钟信号更为复杂时生成稳定的显示。这样改进的边沿触发节约了示波器用户的时间并且使得他们的工作更加容易。
6
对于如正弦波或逻辑电平时钟的简单信号而言，根据本发明的电路就像示波器中的常规边沿触发一样工作。然而，当存在远多于示波器所能够使用的触发事件时，则根据本发明的电路将丢弃那些触发事件中的一些。其寻找信号中可以指示该信号的重复属性的特征。也就是说，将发现比正弦波或逻辑电平时钟中的更为复杂的特征。其将使用该特征来选择将被传递的触发事件以及将被丢弃的那些触发事件。所述电路在随着输入信号变化而找到重复特征的不同标准后对输入信号的变化动态地作出反应。本发明检测信号中的重复模式并接着使用该信息来丢弃大多数边沿触发；使用任意剩余的边沿触发将产生稳定的显示。本发明使用多种启发法(heuristic) (S卩，尝试错误法)技术，所述技术适于分别与有限数目的重复波形类型一起使用。启发法# 1 一找出触发中的最宽间隙
首先，我们定义将在寻找触发信号中的重复模式时所使用的时间间隔。出于以下解释的目的，假设该间隔是所显示的一个波形和所显示的下一个波形之间的平均时间。参见图3和4，模式识别器电路315、325检测所获取波形400中的特定模式(即，波形)，诸如上升沿、下降沿、“欠幅脉冲(runt)”(即，小于正常的)信号、宽脉冲宽度、窄脉冲宽度等。可以使用任意适当的(模拟或数字)模式识别器作为模式识别器315、325。一种这样的模式识别器(或事件解码器)从2007年3月13日授权并且受让给与本申请相同的受让人的美国专利7191079 (Patrick A. Smith等人)中获知。一旦在波形400中检测到所需的触发模式，模式识别器315、325就将未限制触发(unqualified trigger)信号402送至触发限制器电路317、327。触发限制器电路317、327接着对未限制触发信号进行分析并且找出可能以与信号的重复率相同的速率进行重复的所述触发信号的特征。还参见图5，在上述图4A的三脉冲波形400的示例中，电路500可以测量触发事件之间的最长时间。注意，在所述三脉冲波形400的每次重复中，在所述三个脉冲之间存在一个长的时间周期。触发限制器电路317、327将检测到该长周期，其是每次重复中仅出现一次的特征。触发限制器电路317、327的第一实施例在图5中被示为电路500，其用于检测超出指示长时间周期的长时间阈值值的触发事件。表示一系列边沿触发事件402的未限制触发事件波形在输入端502被接收并且被应用于多路复用器开关510的控制端以及AND门550 的一个输入。此时，AND门550的第二输入已经被拉至逻辑低电平，强制AND门电路550保持0(逻辑低电平)输出。12位的锁存器515被以周期性的时钟信号(优选为采集时钟信号) 时钟供给以对呈现给其输入的各个位阵列进行锁存。12位的阵列指示周期性时钟信号的计数数目。只要波形402保持在其逻辑低电平状态，计数就会增加，从0000 0000 0000开始并且在计数1111 1111 1111饱和，而没有环绕(wrapping around)。也就是说，通过将当前计数应用于饱和加法器505的一个输入并且将固定计数0000 0000 0001应用于饱和加法器的另一个输入而在饱和加法器505中对每个计数进行增加。每个所增加的计数经由多路复用器开关510的输入开关端0应用于锁存器515。虽然最大位计数已经被描述为12，但是可以使用任意合理的位数目。被应用于多路复用器开关510的控制输入的每个触发事件通过将多路复用器开关510的输入端从输入0切换至输入1而导致计数的重置。也就是说，多路复用器开关510 的输入1被硬线设置为计数0000 0000 0000，使得计数0000 0000 0000在接收未限制触发事件之后下一次出现周期性时钟信号时被12位的锁存器515锁存。被锁存的12位计数被应用于第二多路复用器开关520以及数字比较器M0。正常情况下，多路复用器开关520的0输入处的信号被传送至长时间阈值锁存器525的输入。 长时间阈值锁存器525的输出被环绕耦合至多路复用器开关520的输入端0，以确保触发事件之间的最长时间得以保留。多路复用器开关525的12位输出还被应用于减法器电路 535的被减数输入，以及除法器电路530的输入。电路530和535提供当前计数的+0、_1/8 的容限。除法器530上的文本标签“>>3”意于传递在其输入处给出的长时间阈值计数值被右移三个位置(即，除以8 )的概念。被除之后的计数接着被应用于减法器535的减数输入。结果是从长时间阈值计数减去了长时间阈值计数的1/8，产生了所述长时间阈值计数的 7/8的新阈值值。所述长时间阈值计数的7/8的新阈值值在数字比较器540中与当前计数(即自之前触发事件起的计数)进行比较。如果当前计数超出长时间阈值计数的7/8，则阈值延迟周期已经被超出，并且下一个触发事件将被接受。也就是说，数字比较器540在阈值延迟周期已经被超出时产生逻辑高电平信号，并且该逻辑高电平信号被应用于OR门545的一个输入。该高电平信号的应用使得OR门545将高电平信号应用于AND门550的一个输入。该动作预先安排AND门550将其在它的其它输入端所接收的下一个高电平信号送至第三锁存器555。锁存器555优选地也以采集时钟信号时钟供给以在其输入锁存数据，并且将其传送至输出端560作为限制触发(Qualified Trigger)事件404。当所接受的触发事件出现在AND门550的输出时，其还耦合到多路复用器开关520 的控制输入。这使得多路复用器开关520将当前计数送至锁存器525的输入以作为新的长期阈值计数。在限制触发事件之间过去特别长时间的情况下，计时器(未示出)对自上一个限制触发事件起的预定时间周期进行计数，并接着产生“超时”脉冲以强制接受下一个触发事件并且将锁存器515和锁存器525的计数重置为0000 0000 0000。概括来讲，触发限制器电路317、327丢弃(或阻止)了一些边沿触发事件，对触发信号的每次重复留下仅一个触发事件。在以上示例中，模式识别器电路315、325将把未限制触发事件信号402送至触发限制器电路317、327，该未限制触发事件信号402给出了触发事件之间所找到的最长时间，在这种情况下，所述触发事件为一系列边沿触发。触发限制器电路317、327对后续触发事件之间的实际时间进行测量。当触发事件之间的时间小于重复信号中边沿之间的最长时间的7/8时，就不使用所述边沿触发事件。仅在触发事件之间的时间大于边沿之间的最长时间的7/8时，边沿触发事件将通过电路传送并且成为可用来触发示波器的触发。再次回到图4A，注意到限制触发事件404出现在每个三重波形400的开始处。这恰好是触发示波器以产生图4C的稳定显示所需要的。以上所描述的根据启发法# 1的操作在图8的流程图800中示出。在步骤805进入程序并且进行至步骤810，其中进行被测信号中的脉冲之间的最长间隔的确定。在步骤 815，被测信号中随后的长间隔与该最长阈值值进行比较。在步骤820，确定当前最长间隔是否超出了“超时”周期。如果是，则程序沿是路径进行至步骤830并且“强制”接受限制触发。所述程序接着在继续操作中循环回到步骤810。如果在步骤820发现当前的最长间隔并没有超出“超时”周期，则采用否路径来到
8步骤825，其中确定当前所测量的间隔是否大于最长阈值值的7/8。如果是，则采用是路径来到步骤830，其中接受限制触发。所述程序接着在继续操作中循环回到步骤810。另一方面，如果在步骤825发现当前所测量的间隔小于或等于最长阈值值的7/8，则采用否路径循环回步骤815，并且不接受限制触发。启发法# 2 —找出触发中的最窄间隙
第一启发法对诸如图4A的波形中所示的三个脉冲的信号工作良好。其在信号由除了更为接近的偶然脉冲对之外等同间隔的脉冲所构成时并非工作良好。这样的信号在图4D 中示出。参见图4D，波形409包括通过低逻辑电平部分410、420、430、410’、420’和430，间隔开来的一系列脉冲。注意，低逻辑电平部分410、420、410’和420’全部给出了具有相同的第一持续时间的周期。还注意到，低逻辑电平部分430和430’为较短的第二持续时间。允许发现该周期的波形409的特性(即特征)为出现在两个上升沿之间的低逻辑电平部分430和430’的较短持续时间。将产生稳定显示的电路将类似于由启发法#1所使用的(即，图5)，除了模式识别器电路315、325将找出触发事件之间的最小时间而不是触发事件之间的最大时间，并且将采用触发限制器电路600，其将丢弃具有为模式识别器电路所找到的最小时间1. 25倍的触发至触发(trigger-to-trigger)时间周期的所有触发。这样的触发限制电路600在图6中示出。表示一系列未限制边沿触发事件402的波形在输入端602处接收并且被应用于多路复用器开关610的控制端以及AND门650的一个输入。此时，AND门650的第二输入已经被拉至逻辑低电平，强制AND门电路650保持0 (逻辑低电平)输出。12位的锁存器615以周期性的时钟信号(优选为采集时钟信号)时钟供给以对呈现给其输入的各个位阵列进行锁存。12位的阵列指示周期性时钟信号的计数数目。只要波形402保持在其逻辑低电平状态，计数就会增加，从0000 0000 0000开始并且在计数1111 1111 1111饱和，而没有环绕(wrapping around)。也就是说，通过将当前计数应用于饱和加法器605的一个输入并且将固定计数0000 0000 0001应用于饱和加法器的另一个输入而在饱和加法器605中对每个计数进行增加。每个所增加的计数经由多路复用器开关610的输入开关端0应用于锁存器615。虽然最大位计数已经被描述为12，但是可以使用任意合理的位数目。被应用于多路复用器开关610的控制输入的每个触发事件通过将多路复用器开关610的输入端从输入0切换至输入1而导致计数的重置。也就是说，输入1被硬线设置为计数0000 0000 0000，使得计数0000 0000 0000在接收未限制触发事件之后下一次出现周期性时钟信号时被12位的锁存器615锁存。被锁存的12位计数被应用于第二多路复用器开关620以及数字比较器640。正常情况下，多路复用器开关620的0输入处的信号被传送至短时间阈值锁存器625的输入。 短时间阈值锁存器625的输出被环绕耦合至多路复用器开关620的输入端0，以确保触发事件之间的最短时间得以保留。多路复用器开关625的12位输出还被应用于加法器电路635 的输入，以及除法器电路630的输入。电路630和635提供当前计数的+1/4 (BP, +0. 25) 的容限。除法器630上的文本标签“>>2”意于传递在其输入处给出的短时间阈值计数值被右移两个位置(即，除以4)的概念。被除之后的计数接着被应用于加法器635的另一输入。 结果是长时间阈值计数的1/4被加到短时间阈值计数，产生了短时间阈值计数的1. 25倍的新阈值值。
所述短时间阈值计数的1. 25倍的新阈值值在数字比较器540中与当前计数(即自之前触发事件起的计数)进行比较。如果当前计数小于长时间阈值计数的1.25，则阈值延迟周期还没有被超出，并且下一个触发事件将被接受。也就是说，数字比较器640在阈值延迟值没有被超出时产生逻辑高电平信号，并且该逻辑高电平信号被应用于OR门645的一个输入。该动作使得OR门645将高电平信号应用于AND门650的一个输入，其预先安排AND 门650将其在它的其它输入端所接收的下一个高电平信号送至第三锁存器655。锁存器655 优选地也以采集时钟信号时钟供给以在其输入处锁存数据，并且将其传送至输出端660作为限制触发事件404。当所接受的触发事件出现在AND门650的输出处时，其还耦合到多路复用器开关 620的控制输入。这使得多路复用器开关620将当前计数送至锁存器625的输入以作为新的短期阈值计数。在限制触发事件之间过去特别长时间的情况下，计时器(未示出)对自上一个限制触发事件起的预定时间周期进行计数，并接着产生“超时”脉冲以强制接受下一个触发事件并且将锁存器615和锁存器625的计数重置为0000 0000 0000。概括来讲，触发限制器电路317、327丢弃(或阻止)了一些边沿触发事件，对触发信号的每次重复留下仅一个触发事件。在以上示例中，模式识别器电路315、325将把未限制触发信号402送至触发限制器电路317、327，该未限制触发信号402给出了触发事件之间所找到的最长时间，在这种情况下，所述触发事件为一系列边沿触发。触发限制器电路 317,327对后续触发事件之间的实际时间进行测量。当触发事件之间的时间大于模式识别器315、325所找到时间的1. 25倍时，就不使用所述边沿触发事件。仅在触发事件之间的时间比模式识别器时间的1. 25倍短时，边沿触发事件将通过电路传送并且成为可用来触发示波器的触发。以上所描述的根据启发法# 2的操作在图9的流程图900中示出。在步骤905进入程序并且进行至步骤910，其中进行被测信号中的脉冲之间的最短间隔的确定。在步骤 915，被测信号中随后的短间隔与该最短阈值值进行比较。在步骤920，确定当前最短间隔是否超出了“超时”周期。如果是，则程序沿是路径进行至步骤930并且“强制”接受限制触发。所述程序接着在继续操作中循环回到步骤910。如果在步骤920发现当前的最短间隔并没有超出“超时”周期，则采用否路径来到步骤925，其中确定当前所测量的间隔是否小于最短阈值值的1. 25倍。如果是，则采用是路径来到步骤930，其中接受限制触发。所述程序接着在继续操作中循环回到步骤910。另一方面，如果在步骤925发现当前所测量的间隔大于或等于最短阈值值的1. 25倍，则采用否路径循环回步骤915，并且不接受限制触发。启发法# 3 —找出最宽和最窄间隙
由于一些信号的重复的特征在于触发之间的长周期，而其它信号则为触发之间的短周期，启发法# 3测量最长间隙和最短间隙。此外，还测量触发事件之间的平均时间。由于用于找出最长间隙的电路和用于找出最短间隙的电路已经关于图5和6进行了描述，所以本领域技术人员将容易看出如何将它们进行合并，并且该合并电路无需进行详细描述。这样的合并触发限制电路使用这三个数值，最长间隙、最短间隙以及触发事件之间的平均时间。其将最小和最大触发间隙与平均触发率进行比较。距离平均值最远的一个确定了使用头两种启发法中的哪一种。如果最大间隙距离平均触发率最远，则假设信号为脉冲分组并且使用启发法# 1来排除触发。如果最小间隙距离平均触发率最远，则假设信号具有有区别的窄间隙并且使用启发法# 2来排除触发。对于图4A所示的三个脉冲的第一示例而言，最小触发间隙(S卩，低逻辑电平部分) 为2单位，平均触发率为3. 67单位且最大触发间隙为7单位。最大间隙距离平均值2. 33 单位，而最小间隙距离平均值仅1.67单位。因此，选择使用启发法# 1，原因在于该选择将导致稳定的显示。对于如图4D所示的两个脉冲靠近在一起的第二信号而言，最小触发间隙为2单位，平均触发率为3. 33单位且最大触发间隙为4单位。最小间隙距离平均值1. 33单位，而最大间隙距离平均值仅0. 67单位。因此，选择使用启发法# 2，原因在于该选择将导致稳定的显示。以上所描述的根据启发法# 1和启发法# 2的操作在图10的流程图1000中示出。在步骤1005进入程序并且进行至步骤1010，其中确定被测信号中的脉冲之间的最长间隔。所述程序接着进行至步骤1015，其中确定被测信号中的脉冲之间的最短间隔。在步骤1020，确定脉冲之间的平均时间间隔。在步骤1025，确定平均间隔更接近于最长间隔还是最短间隔。如果更接近于最短间隔，则在步骤1030退出程序并且在步骤840进入图8的程序。另一方面，如果平均间隔更接近于最长间隔，则在步骤1035退出程序并且在步骤940 进入图9的程序。启发法#4 一连续操作
本发明能够以批处理模式的实施方式进行操作，其中模式识别器电路工作一时间周期，在该时间周期结束时进行评估，所述评估接着被送至触发限制器电路。可替换的操作模式为使得模式识别器连续更新并且触发限制器连续使用该更新数值。例如，为了找出触发之间的最长间隙的近似大小，触发限制器能够对每个间隙进行测量，将其与最大值进行比较并且在测量数值较大时更新最大值。触发限制器电路能够传送长于最大间隙长度的7/8的所有触发事件。减小最大值所需的机制应该是触发源改变至较快的触发率。一种实现方式是测量自上一次限制触发起的时间。如果该时间变得比可能与最大绘制(drawing)率相关的预定时间周期更长，则可以将最大间隙长度设置为零。一种用来减小最大值的可替换机制是在每个时钟循环上对最大值进行少量减小， 在所述时钟循环中最大值并不被设置为新的最大值。可以通过减去当前最大值的一小部分来实现减小。例如，可以通过从其自身减去右移值而将最大值减小其值的1/256。本领域技术人员将会认识到，需要分数位以便防止舍入误差妨碍正常运算。选择减小的实际数量以使得最大值将会降低至足够小的值从而在示波器操作人员可接受的时间内以最快速率传送触发事件。例如，如果触发率从IOOHz变为最大触发率而没有一些方式减小最大值，则电路将永远不会允许生成限制触发。如果最大值连续减小， 则其必须足够快地减小为足够小的值，所述足够小的值将允许最大触发率在与自动延迟时间类似的时间内成为受限制的。还应当清楚的是，最大值自身将被限定在一个范围之内从而其永远无法变得特别大，即使在长时间周期没有触发事件的情况下也是如此。通常，在这些示例中，到模式识别器电路的输入已经成为了“原始”边沿触发事件。 本发明利用其它类型的信息也工作良好。例如，可以对模式识别电路应用上升和下降沿触发事件。信号重复的进一步特征可能是下降沿和下一个上升沿之间的时间。在又另一个实施例中，数字化的信号被应用于模式识别器，并且诸如谱内容之类的任意可测量信号特征都可以被用来识别信号的每次重复的唯一方面。虽然模式识别器电路和触发限制器电路在与每个波形绘制之间所过去的时间大约一样长的预定时间周期上工作十分良好，但是其它时间周期也是合适的。如果使用更长的时间周期，电路可能花费更长的时间来适应信号的改变。当发生信号的改变时，可能由于用户正探测不同的信号，分配给触发限制器的超时可以被设置在类似于人移动和反应时间的时间量程上。如果使用更短的时间周期，模式识别器可能没有观察到完整的重复。尽管图2的控制器225被描述为被编成来根据本发明执行各种控制功能的通用微计算机，但是本发明例如可以以硬件来实现，诸如例如专用集成电路(ASIC)。这样，预期如这里所描述的处理器225被宽泛解释为等同地通过硬件、软件或者其组合来执行。本领域技术人员所要意识到的是，也可以按照需要采用诸如信号缓冲电路、信号调节电路等的标准信号处理组件(未示出)来实现这里所描述的各种功能。如以下权利要求中所使用的术语“或”以包含的含义来使用(S卩，一个，或另一个， 或者二者)。此外，联合“或”的使用并非意在将权利要求限制为必须出现两种可替换形式的实施例，一个就足矣。
权利要求
1.一种用于测试和测量仪器的数字触发装置，包括模式识别器，所述模式识别器接收指示预定事件的选择的数据，所述预定事件为上升沿、下降沿、欠幅脉冲、持续时间长于预定时间的脉冲宽度或者持续时间短于预定时间的脉冲宽度，并且所述模式识别器接收被测信号，并且产生指示所述所接收被测信号中出现所有所述所选择预定事件的输出信号；限制电路，所述限制电路测量所述输出信号的第一特征，所述第一特征指示所述所接收被测信号的重复；耦合到所述限制电路的比较电路，所述比较电路将所述第一特征与第二特征相比较， 所述第二特征是所述第一特征的随后出现；和耦合到所述比较电路的限制触发信号生成电路，所述触发生成电路在所述比较电路确定所述第二特征处于所述第一特征的预定容限内时生成限制触发信号，并且在所述比较电路确定所述第二特征不处于所述第一特征的预定容限内时禁止生成所述限制触发信号。
2.如权利要求1所述的数字触发装置，其中 所述第一特征是预定事件重现之间的最长周期。
3.如权利要求2所述的数字触发装置，其中所述第一特征连续更新以响应于随着所述所接收信号变化对重复特征的不同标准的检测而对所述所接收信号的变化动态地作出反应。
4.如权利要求1所述的数字触发装置，其中 所述第一特征是预定事件重现之间的最短周期。
5.如权利要求4所述的数字触发装置，其中所述第一特征连续更新以响应于随着所述所接收信号变化对重复特征的不同标准的检测而对所述所接收信号的变化动态地作出反应。
6.如权利要求1所述的数字触发装置，其中所述第一特征是所述预定事件重现之间的最长周期或所述预定事件重现之间的最短周期。
7.如权利要求6所述的数字触发装置，其中所述第一特征连续更新以响应于随着所述所接收信号变化对重复特征的不同标准的检测而对所述所接收信号的变化动态地作出反应。
8.一种用于测试和测量仪器中的改进触发的方法，包括步骤 接收被测信号；识别所述被测信号中预定事件的每次出现，并且生成指示所述所接收被测信号中所有所述出现的信号，所述预定事件为上升沿、下降沿、欠幅脉冲、持续时间长于预定时间的脉冲宽度或者持续时间短于预定时间的脉冲宽度；测量所述所接收被测信号的第一特征，所述第一特征指示所述所接收被测信号的重复；将所述第一特征与第二特征相比较，所述第二特征是所述第一特征的随后出现；和在所述比较电路指示所述第二特征处于所述第一特征的预定容限内时生成限制触发信号，并且在所述比较指示所述第二特征不处于所述第一特征的预定容限内时禁止生成所述限制触发信号。
9.如权利要求8所述的方法，其中所述第一特征是预定事件重现之间的最长周期。
10.如权利要求9所述的方法，其中所述第一特征连续更新以响应于随着所述所接收信号变化对重复特征的不同标准的检测而对所述所接收信号的变化动态地作出反应。
11.如权利要求8所述的方法，其中所述第一特征是预定事件重现之间的最短周期。
12.如权利要求11所述的方法，其中所述第一特征连续更新以响应于随着所述所接收信号变化对重复特征的不同标准的检测而对所述所接收信号的变化动态地作出反应。
13.如权利要求8所述的方法，其中所述第一特征是所述预定事件重现之间的最长周期或所述预定事件重现之间的最短周期。
14.如权利要求13所述的方法，其中所述第一特征连续更新以响应于随着所述所接收信号变化对重复特征的不同标准的检测而对所述所接收信号的变化动态地作出反应。
全文摘要
用于测试和测量仪器中改进的边沿触发的设备和方法。一种数字存储示波器采用了改进的边沿触发电路，所述边沿触发电路在其确定存在远多于所述示波器所能够使用的触发事件时舍弃一些触发事件。所述确定响应于对信号特征的检测而进行，所述信号指示复杂信号的重复属性。响应于所述确定选择将要作用于的特定触发事件，而其它触发事件则被丢弃。所述电路响应于随着输入信号变化对重复特性的不同标准的检测而对输入信号的变化动态地作出反应。
文档编号G01R13/00GK102346209SQ201110180959
公开日2012年2月8日 申请日期2011年6月30日 优先权日2010年6月30日
发明者L. 韦思 K., K. 萨利文 S., R. 比尔 T. 申请人:特克特朗尼克公司