专利名称：一种芯片测试方法及装置的制作方法
技术领域：
本发明涉及电子领域，尤其涉及一种芯片测试方法及装置。
背景技术：
现有技术中，一些模块在芯片上占有较为重要的地位，其良率影响着芯片的良率， 如S0C(System On Chip，系统级芯片)上的存储器，因此需要这些模块的性能进行测试。目前，在基于BIST(Build In Self Test，内建自测试)控制器的测试方法中，芯片上的模块的测试由BIST控制器控制,包括测试向量的产生(Pattern Generator)、测试通路的选择和测试结果的分析(Response Analyzer)。测试时BIST控制器会根据模块的不同工作频率和模块分布进行分析，相同属性的一组模块在同一个BIST控制器的控制下同时进行测试，每个模块组包括多个模块。由于测试时一个控制器对一组模块同时加载测试向量,增加了测试功耗,提高了测试失败机率。

发明内容
本发明的实施例提供一种芯片测试方法及装置，能够降低测试功耗，减少测试失败机率。为达到上述目的，本发明的实施例采用如下技术方案—方面,提供一种芯片测试方法,包括给被测模块配置使能信息，所述被测模块为待测模块组中一个或多个在工作模式下应处于工作状态的模块；对所述被测模块加载测试向量，进行模块测试，所述测试向量用于测试所述被测模块是否能够正常工作；将模块测试结果与预设结果进行比较，当所述模块测试结果与所述预设结果不同时，则判断所述被测模块中存在异常模块，所述预设结果为所述被测模块在加载所述测试向量时处于正常工作状态；输出指示所述被测模块中是否存在异常模块的指示信号。一方面，提供一种芯片测试装置，其特征在于，包括配置单元，用于给被测模块配置使能信息，所述被测模块为待测模块组中一个或多个在工作模式下应处于工作状态的模块；加载单元，用于对所述被测模块加载测试向量，进行模块测试，所述测试向量用于测试所述被测模块是否能够正常工作；判断单元，用于将模块测试结果与预设结果进行比较，当所述模块测试结果与所述预设结果不同时，则判断所述被测模块中存在异常模块，所述预设结果为所述被测模块在加载所述测试向量时处于正常工作状态；指示单元，用于输出指示所述被测模块中是否存在异常模块的指示信号。本发明实施例提供一种芯片测试方法及装置，该芯片测试方法包括给被测模块配置使能信息，所述被测模块为待测模块组中一个或多个在工作模式下应处于工作状态的模块；对所述被测模块加载测试向量，进行模块测试，所述测试向量用于测试所述被测模块是否能够正常工作；将模块测试结果与预设结果进行比较，当所述模块测试结果与所述预设结果不同时，则判断所述被测模块中存在异常模块，所述预设结果为所述被测模块在加载所述测试向量时处于正常工作状态；输出指示所述被测模块中是否存在异常模块的指示信号。这样一来，通过对待测模块组在工作模式下应处于工作状态的模块配置使能信息，使测试向量加载在待测模块上，测试对象由现有技术中的整个模块组变为应处于工作状态的一块或多块模块，可以避免待测组模块中全部模块同时进行测试，因此能够降低测试功耗， 减少测试失败机率。


为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图I为本发明实施例提供一种芯片测试方法流程图；图2为本发明实施例提供另一种芯片测试方法流程图；图3为本发明实施例提供的一种芯片测试装置结构示意图；图4为本发明实施例提供的另一种芯片测试装置结构示意图。
具体实施例方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。本发明实施例提供一种芯片测试方法，如图I所示，包括SIOI、给被测模块配置使能信息，所述被测模块为待测模块组中一个或多个在工作模式下应处于工作状态的模块。S102、对所述被测模块加载测试向量，进行模块测试，所述测试向量用于测试所述被测模块是否能够正常工作。可以使能所述被测模块，以便于所述测试向量加载于所述被测模块上。S103、将模块测试结果与预设结果进行比较，当所述模块测试结果与所述预设结果不同时，则判断所述被测模块中存在异常模块，所述预设结果为所述被测模块在加载所述测试向量时处于正常工作状态。S104、输出指示所述被测模块中是否存在异常模块的指示信号。这样一来，通过对待测模块组在工作模式下应处于工作状态的模块配置使能信息，使测试向量加载在待测模块上，测试对象由现有技术中的整个模块组变为应处于工作状态的一块或多块模块，可以避免待测组模块中全部模块同时进行测试，因此能够降低测试功耗，减少测试失败机率。
同时，在测试过程中，待测模块组的工作状态与该待测模块组在芯片上实际工作时的状态相同，这样通过对实际工作状态的模拟测试，不仅可以进行合理的模块功耗分析， 而且可以得到更为准确的电流电阻压降分析结果，进一步提高测试有效性，优化电源网络设计。进一步的，所述芯片测试方法还可以包括在对所述被测模块加载测试向量后，收集所述被测模块的功耗信息；输出所述被测模块的功耗信息。这样，当上述测试为对实际工作状态的模拟测试时，测试工作人员可以通过输出的功耗信息来对待测模块组中的模块在实际工作情况下的功耗进行了解。特别的，当所述被测模块为多个时，所述方法还包括使能其中任意一个被测模块，若所述任意一个被测模块模块测试结果与所述任意一个被测模块预设结果不同，则所述任意一个被测模块为异常模块。当使能一个被测模块时，所述模块测试结果与所述预设结果不同，则所述一个被测模块为异常模块。此时，输出的模块测试信息可以包括异常模块判断结果和模块功耗信息。示例的，该异常模块判断结果的输出过程如下将上述I个被测模块的模块测试结果与预设结果进行比较，判断这个被测模块中是否存在异常模块。在实际应用中，当该异常模块判断结果的输出过程由BIST控制器的测试结果分析单元完成时，在测试向量加载到被测模块上时，测试结果分析单元会实时收集测试结果并与预设结果进行比较判断，上述预设结果可以为电脑等设备通过对被测模块在加载测试向量时的正常工作状态进行仿真得到的状态。在测试完成时输出测试结果指示信号，来告知是否有异常模块。例如，当被测模块为模块A时，若输出的测试结果指示信号告知存在异常模块，便说明该模块A为异常模块，若输出的测试结果指示信号告知不存在异常模块，便说明该模块A为正常模块。特别的，在对模块A加载测试向量后，还可以收集模块A的功耗信息；在输出判断结果时，输出模块A的功耗信息。这样一来，测试工作人员通过输出的功耗信息不仅可以精确地查出异常模块，还可以明确地得到模块组中每个模块的功耗信息。特别的，上述可以进行测试的芯片上的模块即所述待测模块组可以为存储器、PLL (Phase Locked Loop,锁相环)、CPU (Central Processing Unit,中央处理器)、 DSP (Digital Signal Processing,数字信号处理器)中的任意一种。示例的，当待测模块组中的模块为存储器时，假设该待测模块组有6个存储器，在实际工作时，存储器1、3、5处于工作状态，存储器2、4、6处于非工作状态。本发明实施例提供的芯片测试具体方法，如图2所示。S201、给被测存储器配置使能信息。在实际应用中，当JTAG(Joint Test Action Group,联合测试行动组)电路为存储器组配置选定信息时，可以由JTAG端口通过BSD (Boundary Scan Description Language, 边界扫描测试)扫描链配置好控制存储器的CS (Chip Selection，芯片选择)值，配置原则为需要测试哪个存储器就将其CS信号配置为使能信息，由于本发明实施例提供的存储器在实际工作时，存储器1、3、5处于工作状态，存储器2、4、6处于非工作状态。JTAG可以给存储器1、3、5配置使能信息，存储器2、4、6配置非使能信息。这样，存储器1、3、5可以称为被测存储器。假设O指示使能信息，I指示非使能信息，则本实施例中JTAG对待测存储器组的CS值配置为010101。S202、生成测试向量。测试向量通常是根据存储器的测试算法来生成的，示例的，可以采用应用软件，根据需要测试的存储器的数据，通过ATPG (Automatic Test Pattern Generation,自动测试图形向量生成)由程序自动生成。测试向量可以有多种，通过对存储器加载不同类型的测试向量可以保证存储器的各种异常状况能够被检测出来，特别的，上述测试算法为现有技术，这里不再详述。在实际应用中，通常采用ATE (Automatic Test Equipment,自动测试装置)中 BIST控制器控制ATE中的测试向量产生单元来生成测试向量。特别的，也可以采用JTAG电路来生成测试向量。这样一来，在该芯片测试装置中， JTAG电路不仅可以配置选定信息，用于对模块使能与非使能的控制，还可以独立产生现有在芯片测试技术中无法生成的测试向量，用于特殊电路的测试覆盖，增加测试的覆盖率。其中，特殊电路可以指现有测试工具的测试无法覆盖的电路，例如不带复位端的寄存器，未被测试模式控制的逻辑器等。S203、对被测存储器加载测试向量，进行存储器测试。在本实施例中，使能被测存储器1、3、5，以便于测试向量加载于被测存储器1、3、5 上。在实际应用中，通常采用BIST控制器选通存储器1、3、5的控制、地址和数据通路， 使存储器1、3、5的信号来源于测试电路，即测试向量产生单元，以保证存储器1、3、5的输入信号都由测试向量产生单元提供，使测试向量加载于存储器1、3、5上。S204、将存储器测试结果与预设结果进行比较，当所述存储器测试结果与所述预设结果不同时，则判断所述被测模块中存在异常模块。预设结果为所述被测存储器在加载所述测试向量时处于正常工作状态。特别的， 当模块测试结果与预设结果相同时，判断被测模块中不存在异常模块。S205、输出存储器测试结果指不信号。在实际应用中，当存储器测试信息的输出过程由BIST控制器的测试结果分析单元完成时，在测试向量加载到被测存储器上时，测试结果分析单元会实时收集测试结果并与预设结果进行比较判断，在测试完成时输出测试结果指示信号，来告知是否有异常存储器。在本实施例中，若存储器1、3、5中存在异常存储器，输出的测试结果指示信号告知存在异常存储器，则可以再次通过JTAG电路对待测存储器组中每个存储器配置选定信息，即分别只为存储器1、3、5单独配置使能信息，存储器组中其他存储器均配置非使能信息，重复上述测试步骤，查看输出的异常存储器判断结果来精确确定异常存储器。例如，在本实施例中，当JTAG电路为存储器组配置选定信息时，测试存储器I时，将选定信息配置为 01111，加载的测试向量用于测试存储器I是否处于正常工作状态。需要说明的是，在实际仿真中，为了操作方便，上述预设结果可以为整个待测模块组在加载测试向量时的正常工作状态，即待测模块组中所有模块的选定信息为使能信息时加载测试向量的正常工作状态。模块测试结果与预设结果通过ATE装置进行波形比对，示例性的，当预设结果输出的波形全部为低电平时，模块测试结果中只要有一个高电平的输出就说明存在异常模块。本发明实施例提供的芯片测试方法仅为举例说明，实际应用时具体方法不限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换的方法，因此，这里不再赘述。本发明实施例提供的芯片测试方法，通过对待测模块组中每个模块配置选定信息，使测试向量加载在被测模块上，使测试对象由模块组变为每个模块，能够降低测试功耗，减少测试失败机率。同时，不仅可以进行合理的模块功耗分析，而且可以得到更为准确的电流电阻压降分析结果，进一步提高测试有效性，优化电源网络设计。本发明实施例提供的一种芯片测试装置，如图3所示，包括配置单元301，用于给被测模块配置使能信息，所述被测模块为待测模块组中一个或多个在工作模式下应处于工作状态的模块。该配置单元301可以包括JTAG电路。加载单元302，用于对所述被测模块加载测试向量，进行模块测试，所述测试向量用于测试所述被测模块是否能够正常工作。判断单元303，用于将模块测试结果与预设结果进行比较，当所述模块测试结果与所述预设结果不同时，则判断所述被测模块中存在异常模块，所述预设结果为所述被测模块在加载所述测试向量时处于正常工作状态。指示单元304，用于指示所述被测模块中是否存在异常模块的指示信号。在实际应用中，当存储器测试信息的输出过程由BIST控制器的测试结果分析单元完成时，在测试向量加载到被测存储器上时，测试结果分析单元会实时收集测试结果并与预设结果进行比较判断，在测试完成时输出测试结果指示信号，来告知是否有异常存储器。即指示单元304可以由BIST控制器的测试结果分析单元来实现。这样一来，通过配置单元对待测模块组在工作模式下应处于工作状态的模块配置使能信息，加载单元将测试向量加载在待测模块上，使测试对象由现有技术中的整个模块组变为应处于工作状态的一块或多块模块，可以避免待测组模块中全部模块同时进行测试，因此能够降低测试功耗，减少测试失败机率。其中，加载单元302具体用于使能所述被测模块，以导通所述被测模块与所述生成单元之间的测试线路，便于所述测试向量加载于所述被测模块上。当所述被测模块为多个时，所述加载单元302使能其中任意一个被测模块，若所述任意一个被测模块模块测试结果与所述任意一个被测模块预设结果不同，则所述任意一个被测模块为异常模块。特别的，如图4所示，上述芯片测试装置还可以包括功耗单元305，用于在对所述被测模块加载测试向量后，收集被测模块的功耗信息；输出被测模块的功耗信息。生成单元 306,用于生成所述测试向量。上述生成单元306可以包括联合测试行动组JTAG电路或自动测试装置ATE中的测试向量产生单元。在实际应用中，若生成单元306为自动测试装置ATE中的测试向量产生单元，还需要BIST控制器控制ATE中的测试向量产生单元来生成测试向量。可选的，生成单元306生成的测试向量通过加载单元302与配置单元301的共同作用，加载至待测模块组中选定信息为使能信息的模块上，判断单元303将模块测试结果与预设结果比较，判断被测模块中是否存在异常模块，并通过指示单元304输出指示信号来指示判断结果，同时功耗单元305收集被测模块的功耗信息并输出。
当该生成单元为JTAG电路时，在该芯片测试装置中，JTAG电路不仅可以配置选定信息，用于对模块使能与非使能的控制，还可以独立产生现有在芯片测试技术中无法生成的测试向量，用于特殊电路的测试覆盖，增加测试的覆盖率。其中，特殊电路可以指现有测试工具的测试无法覆盖的电路，例如不带复位端的寄存器，未被测试模式控制的逻辑器等。示例的，当该芯片测试装置包括BIST控制器和JTAG电路时，上述配置单元的功能可以由JTAG电路完成；加载单元的功能可以由BIST控制器的测试通路选择单元完成；判断单元与指示单元的功能可以由BIST控制器的测试结果分析单元完成；生成单元的功能可以由BIST控制器的测试向量产生单元或JTAG电路完成。需要说明的是，该待测模块组中的模块可以为存储器、锁相环、中央处理器、数字信号处理器中的任意一种。需要说明的是，上述芯片测试装置仅为举例说明，实际应用时具体装置不限于此， 任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换的装置，因此，这里不再赘述。本发明实施例提供的芯片测试装置，通过配置单元对待测模块组在工作模式下应处于工作状态的模块配置使能信息，加载单元将测试向量加载在待测模块上，使测试对象由现有技术中的整个模块组变为应处于工作状态的一块或多块模块，可以避免待测组模块中全部模块同时进行测试，因此能够降低测试功耗，减少测试失败机率。同时，不仅可以进行合理的模块功耗分析，而且可以得到更为准确的电流电阻压降分析结果，进一步提高测试有效性，优化电源网络设计。本领域普通技术人员可以理解实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括R0M、RAM、磁碟或者光盘等各种可以存储程序代码的介质。以上所述，仅为本发明的具体实施方式
，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
权利要求
1.一种芯片测试方法，其特征在于，包括给被测模块配置使能信息，所述被测模块为待测模块组中一个或多个在工作模式下应处于工作状态的模块；对所述被测模块加载测试向量，进行模块测试，所述测试向量用于测试所述被测模块是否能够正常工作；将模块测试结果与预设结果进行比较，当所述模块测试结果与所述预设结果不同时， 则判断所述被测模块中存在异常模块，所述预设结果为所述被测模块在加载所述测试向量时处于正常工作状态；输出指示所述被测模块中是否存在异常模块的指示信号。
2.根据权利要求I所述的方法，其特征在于，所述对所述被测模块加载测试向量，进行模块测试的步骤包括使能所述被测模块，以便于所述测试向量加载于所述被测模块上。
3.根据权利要求2所述的方法，其特征在于，所述被测模块为多个时，所述方法还包括使能其中任意一个被测模块，若所述任意一个被测模块模块测试结果与所述任意一个被测模块预设结果不同，则所述任意一个被测模块为异常模块。
4.根据权利要求I所述的方法，其特征在于，所述对所述被测模块加载测试向量，进行模块测试的步骤之后还包括收集所述被测模块的功耗信息；输出所述被测模块的功耗信息。
5.根据权利要求I至4任意一项权利要求所述的方法，其特征在于，所述待测模块组中的模块为存储器、锁相环、中央处理器、数字信号处理器中的任意一种。
6.一种芯片测试装置，其特征在于，包括配置单元，用于给被测模块配置使能信息，所述被测模块为待测模块组中一个或多个在工作模式下应处于工作状态的模块；加载单元，用于对所述被测模块加载测试向量，进行模块测试，所述测试向量用于测试所述被测模块是否能够正常工作；判断单元，用于将模块测试结果与预设结果进行比较，当所述模块测试结果与所述预设结果不同时，则判断所述被测模块中存在异常模块，所述预设结果为所述被测模块在加载所述测试向量时处于正常工作状态；指示单元，用于输出指示所述被测模块中是否存在异常模块的指示信号。
7.根据权利要求6所述的装置，其特征在于，所述装置还包括生成单元，用于生成所述测试向量；所述生成单元包括联合测试行动组JTAG电路或自动测试装置ATE中的测试向量产生单元。
8.根据权利要求7所述的装置，其特征在于，所述加载单元具体用于使能所述被测模块，以导通所述被测模块与所述生成单元之间的测试线路，便于所述测试向量加载于所述被测模块上。
9.根据权利要求6所述的装置，其特征在于，所述配置单元包括联合测试行动组JTAG 电路。
10.根据权利要求8所述的装置，其特征在于，所述被测模块为多个时，所述加载单元使能其中任意一个被测模块，若所述任意一个被测模块模块测试结果与所述任意一个被测模块预设结果不同，则所述任意一个被测模块为异常模块。
11.根据权利要求6所述的装置，其特征在于，所述装置还包括功耗单元，所述功耗单元用于在对所述被测模块加载测试向量后，收集所述被测模块的功耗信息；输出所述被测模块的功耗信息。
12.根据权利要求6至11任意一项权利要求所述的装置，其特征在于，所述待测模块组中的模块为存储器、锁相环、中央处理器、数字信号处理器中的任意一种。
全文摘要
本发明实施例提供一种芯片测试方法及装置，涉及电子领域，能够降低测试功耗，减少测试失败机率。该芯片测试方法包括给被测模块配置使能信息，所述被测模块为待测模块组中一个或多个在工作模式下应处于工作状态的模块；对所述被测模块加载测试向量，进行模块测试，所述测试向量用于测试所述被测模块是否能够正常工作；将模块测试结果与预设结果进行比较，当所述模块测试结果与所述预设结果不同时，则判断所述被测模块中存在异常模块，所述预设结果为所述被测模块在加载所述测试向量时处于正常工作状态；输出指示所述被测模块中是否存在异常模块的指示信号。本发明实施例提供的芯片测试方法及装置用于芯片的测试。
文档编号G01R31/28GK102608518SQ201210050128
公开日2012年7月25日 申请日期2012年2月29日 优先权日2012年2月29日
发明者戴方明, 陈健 申请人:华为技术有限公司