专利名称:集成电路的制作方法
技术领域:
本发明涉及一种包括D类放大器的集成电路和一种测试这样的集成电路的方法,该D类放大器用于放大在输入端子处的输入信号。
背景技术:
D类放大器普遍在消费者、汽车和移动应用中用作扬声器驱动器。在多数D类放大器中,使用输入信号的某一形式的脉宽调制(PWM)。可以通过比较输入信号与三角波参考信号来生成PWM信号。通常,参考信号的频率比输入信号的频率高得多(例如约350kHz或者8Xfs,其中仁是音频信号的采样频率(例如44. IkHz))。
·
理想地,PWM信号的频谱不含调制信号的谐波,这意味着它可以在失真方面视为理想。许多D类放大器使用积分反馈回路以提供电源抑制和输出级中的切换误差的校正。·在移动应用中,可以假定多数音频源为数字的,而音频信号本质是模拟的。这意味着在音频源与扬声器之间某处必须执行数模(D/A)转换。由于音频D/A转换器通常运用噪声整形,所以数模转换器(DAC)与闭环D类放大器的组合需要专用架构以避免将带外量化噪声互调回到音频频带中。在图I中示出了一个例子。在这一例子中,通过将常见数字格式(例如I2S或者DSD)的输入信号转换成数字PWM信号(在图I中表示为dpwm)而在数字域(未示出)中执行PWM生成。dpwm信号的重要性质在于它是同步信号(即信号的边沿与在高得多的频率(例如2048 Xfs)下运行的系统时钟同步)。一位DACl将dpwm信号转换成向第一积分器2的虚拟接地中注入的模拟电流IDPWM。由于输入信号已经是PWM格式,所以无需时钟参考。第一积分器2与第二积分器3—起形成二阶低通滤波器。来自第一积分器2和第二积分器3的输出馈给比较器4的非反相输入和反相输入,该比较器生成用于驱动输出级5的信号(在图I中表不为comp)。在零调制的情况下,comp信号是dpwm输入信号的延迟版本。当施加正调制时,comp信号的占空比大于dpwm信号的占空比。另一方面,当施加负调制时,comp信号的占空比少于dpwm信号的占空比。反馈回路的一个效果在于扩张dpwm输入信号的调制。因而comp信号是异步信号(即comp信号的边沿不再与系统时钟同步)。向输出级中直接馈给comp信号,该输出级以很小延迟并且在更高功率水平再现信号。虽然输出信号Vpwm看来是数字的,但是它实质上是模拟的。经由反馈电阻器6向第一积分器2的输入反馈代表输出信号Vpwm的反馈电流,并且由包括电感器7和电容器8的滤波器从PWM信号恢复音频信号Vo。这一音频信号Vo驱动负载9 (例如扬声器)。包括这样的D类放大器的集成电路被大批量生产,并且为了确保每个产品的质量,工业上在晶片上(即在将晶片切分成个别电路并且封装之前)测试它们。用包括可编程信号生成器和电源生成器、电压和电流计以及数字接口的专用测试设备完成工业测试。用针状探针接触个别产品,这些针状探针精确布置于所谓的探针卡中以确切匹配产品的键合开口的位置。对于音频放大器,测试包括多个关键规格项目(比如失真(THD)、噪声(SNR)、电源抑制(PSR)、增益和偏移)。为了实现音频测量,必须在测试设置中添加一些外部硬件。对于典型D类桥放大器,附加硬件由用于每个放大器的低通滤波器(LPF)和精确模数转换器(ADC)构成。用于受测试的D类放大器的输入信号由专用测试设备生成,并且向LPF和ADC馈给来自D类放大器的输出信号。向专用测试设备反馈ADC的数字输出用于分析。在称为操纵器(handler)的电路板上组装LPF和ADC,该电路板也包含探针卡并且用作在受测试的放大器与专用测试设备之间的接口。工业测试的成本是总产品价格的重要部分并且与为了完成测试而花费的总时间成比例。为了加速测试时间,并行测试放大器是有利的。当并行或者多部位测试时,用单个探针卡接触多个放大器。然而操纵器上的空间量有限。在一些情况下,这意味着为了进行音频测量而需要的外部硬件实际上是可以并行测试的部位数目的限制因素。另一问题涉及测量质量。工业测试环境相当有噪声,这使得难以执行灵敏的测试。·
发明内容
根据本发明的第一方面,提供一种包括D类放大器的集成电路,D类放大器用于放大在输入端子处的输入信号,D类放大器在操作模式与测试模式之间可切换,在操作模式中,比较器直接耦合到输出级,在测试模式中,比较器经由采样器耦合到输出级并且输出级经由反馈网络耦合到输入端子,借此输出信号的数字表示在采样器的输出处可用。本发明利用在图I中所示放大器的PWM控制回路与连续时间Σ Δ模数转换器(ADC)之间的相似性。在图2中示出了这样的ADC的框图。这由低通连续时间回路滤波器10、继而为二进制量化器11 (即比较器)并且最终为将输出信号与如下时钟同步的采样器12构成,该时钟以过采样率OSR乘以输入信号的尼奎斯特采样频率fs运行。通过用DAC13向输入反馈数字输出信号来闭合回路。加法器14将DAC13的模拟输出加到模拟输入信号。在图I的PWM反馈回路与这一 ADC之间的主要不同在于,用采样器12 (在这一情况下为D型触发器)时钟控制量化器11的输出,该采样器12产生回路的数字输出信号,该数字输出信号然后由DAC13反馈到输入。因此,通过提供在操作模式(在该模式中有效地旁路采样器(即比较器直接耦合到输出级))与测试模式(在该模式中采样器耦合于比较器与输出级之间)之间可切换的放大器,PWM控制回路可以被重新配置作为二阶Σ AADC0因此可以以很少的成本将适合于进行音频测量的ADC与D类放大器集成,并且在操纵器上不再需要这样的ADC。这减少操纵器的成本并且克服上文讨论的在操纵器上提供多个并行ADC通道的问题。另外,减轻了测试环境中的噪声影响。采样器将通常是D型触发器。通常,输出级是切换输出级。通常,输出级f禹合到输出端子。在一个优选实施例中,该集成电路还可以包括输入模数转换器(ADC),其具有耦合到输入端子的输出。在这一实施例中,采样器的输出可以耦合到输入DAC的输入,并且输出级可以经由开关耦合到接地端子。采样器的输出通常经由可以是反相缓冲器的缓冲器耦合到输入DAC的输入。通常,该集成电路还包括在输入端子与比较器之间的低通滤波器。低通滤波器通常是二阶低通滤波器。通常,反馈网络是从输出级耦合到输入端子的电阻器。采样器通常由在过采样频率运行的时钟驱动。集成电路还可以包括数字信号处理器(DSP),用于接收在采样器的输出处的数字表示并且根据预定测试协议分析接收的数字表示。根据本发明的第二方面,提供一种测试根据本发明第一方面的集成电路的方法,该方法包括将集成电路切换到测试模式;将测试信号耦合到输入端子;接收在采样器的输出处的数字表示;以及根据预定测试协议分析输出信号。
预定测试协议通常包括分析信噪比(SNR)、总谐波失真(THD)和电源抑制(PSR)。根据预定测试协议分析输出信号可以由集成于集成电路上的DSP执行。
现在将参照以下附图具体描述本发明的例子图I示出了现有技术的D类放大器电路;图2示出了 Σ Λ模数转换器的框图;图3示出了根据本发明的第一实施例;以及图4示出了根据本发明的第二实施例。
具体实施例方式在图3中,示出了根据本发明的D类放大器的电路。这与图I的电路相似,但是也包括米样器15 (在这一,清况下为D类锁存器)和切换电路(未不出)。切换电路通过在操作模式中将D输入短接到Q输出来旁路采样器15或者在测试模式中断开这一连接以提供图3中所示配置。因此,在操作模式中,电路与图I的电路相同,并且可以从输出级5的输出取得输出信号VPWM。采样器15由过采样时钟频率2048Xfs驱动,其中匕是到输入DACl的音频输入信号的采样频率。另一方面,在测试模式中,使数字输出信号out在米样器15的Q输出处可用,并且输出级5和反馈电阻器6用作反馈DAC。因此,在测试模式中,D类放大器被有效地重新配置成具有与图2中所示Σ AADC的结构相同的结构。米样器15的效果在于它向comp信号添加量化噪声。这一量化噪声由第一积分器2和第二积分器3形成的二阶回路滤波器进行带外整形。在Σ AADC中,通常需要四阶或者更高阶回路滤波器以在音频带宽中实现充分SNR。第一积分器2和第二积分器3形成的二阶回路滤波器有效性更低,但是仍然好到足以允许在有限频率范围中的可靠测量。测量已经表明,图3的测试模式执行能够上至约5kHz的音频测试。对于高于5kHz的频率,量化噪声以二阶斜率(即12dB/倍频程)上升。5kHz带宽足以用于测试目的。例如,如果在5kHz带宽中测量的SNR符合规范,则极为不可能的是在20kHz带宽中的SNR将明显偏离。在另一例子中,总谐波失真(THD)通常以三阶谐波为主导,在使用IkHz输入信号时该三阶谐波良好落入在5kHz带宽中。这一 IkHz输入信号也可以用来确定增益。对于电源抑制(PSR),施加具有甚至更低频率217Hz的测试信号并且在DC测量偏移。在Σ AADC中,性能受反馈DAC限制,这在图3中所示布置中(即当在测试模式中时)也成立,并且这可能限制测量的准确性。另一方面,在图I中所示的直接PWM反馈回路中(即当在操作模式中时),音频性能主要取决于回路中的输入DACl和第一积分器2。输出级5在回路中的前向路径的末端,因而用回路增益抑制来自输出级5的误差的贡献。在图3中所示的测试模式中,这不再成立。输出级5现在在反馈回路中,并且由输出级5贡献的所有误差的逆反现在将出现于来自采样器15的数字输出out处。例如,如果在输出级5中上升沿和下降沿未理想匹配,则这在输出级5的输出处造成偏移。因而out信号的偏移是输入DACl和第一积分器2的偏移贡献之和加上输出级5的逆反。如果由输出级5贡献的偏移是与其它偏移贡献相同或者更大的量值,则这可能变成问题。相同推理也适用于其它测量,但是输出级5的影响对于偏移和电源抑制而言尤其强。 对于偏移和电源抑制测量,可以使用图4中所示的替选配置。在这一配置中,通过用开关17将输出短接到信号接地来从回路消除输出级5。取而代之,现在通过如图所示经由反相缓冲放大器16将米样器15的Q输出I禹合到输入DACl的输入来使用输入DACl作为反馈DAC。这由如下开关(未示出)实现,该开关在操作模式中关断而在测试模式中闭合以将缓冲放大器16的输出I禹合到输入DACl的输入;米样器15的Q输出可以永久I禹合到缓冲放大器16的输入或者仅在测试模式中时经由另一开关(未不出)来I禹合。在这一配置中,仅输入DACl和第一积分器2的偏移贡献出现于输出out处。这一配置同样与图2中所不Σ AADC很相似,但是无信号输入。输出信号out被脉冲密度调制(PDM)(而不是PWM)。为了减少平均切换频率,可以在低得多的时钟速率(例如64Xfs)时钟控制触发器。图3和图4中所示的配置均仅添加最少量硬件并且重用已经可用的电路以执行所需测量。附加切换硬件实施起来简单直接,并且可以使用标准CMOS或者任何其它类型的逻辑电路来实施采样器15。当PWM控制回路被重新配置为Σ Λ ADC时,输入信号和输出信号都在数字域中。如果放大器是独立产品,则这允许在受测试的D类放大器与测试器之间的快速和稳健数据通信。如果放大器是包括DSP的更大系统的部分,则有可能在被测试的集成电路上进行输出信号的信号生成和后处理二者,因此放宽在受测试的设备与测试器之间的数据交换要求。本领域技术人员在实现要求保护的本发明时根据对附图、公开内容和所附权利要求的研究可以理解和实现对公开的实施例的其它变化。在权利要求中,字眼“包括”未排除其它元件或者步骤,而不定冠词“一个/ 一种”未排除多个/多种。单个处理器或者其它单元可以实现权利要求中记载的若干项的功能。在互不相同的从属权利要求中记载某些措施这仅有的事实未指示不能有利地使用这些措施的组合。在权利要求中的任何标号不应解释为限制范围。
权利要求
1.一种包括D类放大器的集成电路,所述D类放大器用于放大在输入端子处的输入信号,所述D类放大器在操作模式与测试模式之间可切换,在所述操作模式中,比较器(4)直接耦合到输出级(5),在所述测试模式中,所述比较器(4)经由采样器(15)耦合到所述输出级(5)并且所述输出级(5)经由反馈网络耦合到所述输入端子,借此所述输入信号的数字表示在所述采样器(15)的输出处可用。
2.根据权利要求I所述的集成电路,其中所述输出级(5)耦合到输出端子。
3.根据权利要求I或者2所述的集成电路,还包括输入数模转换器DAC(I),其具有耦合到所述输入端子的输出。
4.根据权利要求3所述的集成电路,其中所述采样器(15)的所述输出耦合到所述输入DAC(I)的输入,并且所述输出级(5)经由开关(17)耦合到接地端子。
5.根据权利要求4所述的集成电路,其中所述采样器(15)的所述输出经由缓冲器耦合 到所述输入DAC(I)的输入。
6.根据权利要求5所述的集成电路,其中所述缓冲器是反相缓冲器(16)。
7.根据任一前述权利要求所述的集成电路,还包括在所述输入端子与所述比较器(4)之间的低通滤波器。
8.根据权利要求7所述的集成电路,其中所述低通滤波器是二阶低通滤波器。
9.根据任一前述权利要求所述的集成电路,其中所述反馈网络是从所述输出级(5)耦合到所述输入端子的电阻器(6)。
10.根据任一前述权利要求所述的集成电路,其中所述采样器(15)由在过采样频率运行的时钟驱动。
11.根据任一前述权利要求所述的集成电路,还包括数字信号处理器DSP,用于接收在所述采样器(15)的所述输出处的所述数字表示并且根据预定测试协议分析所接收的数子表不。
12.—种测试根据任一前述权利要求所述的集成电路的方法,所述方法包括将所述集成电路切换到所述测试模式;将测试信号耦合到所述输入端子;接收在所述采样器(15)的所述输出处的所述数字表示;以及根据预定测试协议分析所述输出信号。
13.根据权利要求12所述的测试集成电路的方法,其中所述预定测试协议包括分析信噪比SNR、总谐波失真THD和电源抑制PSR。
14.根据权利要求12或者13所述的测试集成电路的方法,其中根据所述预定测试协议分析所述输出信号由集成于所述集成电路上的DSP执行。
全文摘要
公开了一种集成电路。具体而言,公开了一种包括D类放大器的集成电路,D类放大器用于放大在输入端子处的输入信号。D类放大器在操作模式与测试模式之间可切换,在操作模式中,比较器(4)直接耦合到输出级(5),在测试模式中,比较器(4)经由采样器(15)耦合到输出级(5)并且输出级(5)经由反馈网络耦合到输入端子,借此输入信号的数字表示在采样器(15)的输出处可用。
文档编号G01R31/317GK102957384SQ20121031029
公开日2013年3月6日 申请日期2012年8月22日 优先权日2011年8月24日
发明者M·贝尔库特, L·L·A·H·多佩尔 申请人:Nxp股份有限公司