专利名称：一种测试数字电路的装置的制作方法
技术领域：
本实用新型涉及一种自动测试装置，特别是一种测试数字电路的装置。
背景技术：
在电气产品的生产中经常需要对其进行性能测试，目前，对电气产品的数字电路的测试通常是采用数字电路，测试台的成本、电路结构较为复杂，实现难度大。特别是在大型养路机械的电气控制系统的程控系统中采用了MOTORAL的MC14500的一位机系统进行逻辑控制，整个系统由CPU板、输入输出板、延时板组成。MOTORAL的MC14500系统中电子插件都是由48芯的插头连接。系统总线由4根地址线、1根数据线和4根控制线组成，其总线协议、电平、速度和现在主流的单片机不兼容。这给对输入输出板、延时板的测试带来了很大的困难。重新设计测试电路会增加设计成本、延长设计周期。
本方案利用测试台现有的技术条件(继电器矩阵和电源)很好的解决了这个问题。当然其中存在响应时间长的缺点。
技术内容本实用新型的目的旨在提供一种电路结构简单、容易实现的、采用模拟电路测试数字电路的装置。它包括单片机1、总线2、译码驱动电路3、继电器矩阵4和48芯接口5；
所述单片机1通过RS232接口与上位计算机相连；所述译码驱动电路3包括分别通过总线2与单片机1相连的第一译码驱动电路31、第二译码驱动电路32和第三译码驱动电路33；所述继电器矩阵4是三个分别由48个继电器构成的继电器矩阵，包括第一继电器矩阵41，第二继电器矩阵42和第三继电器矩阵43，其中第一继电器矩阵41的各控制线圈分别与第一译码驱动电路31对应的驱动输出端相连，第二继电器矩阵42的各控制线圈与第二译码驱动电路32对应的驱动输出端相连，第三继电器矩阵43的各控制线圈与第三译码驱动电路33对应的驱动输出端相连；所述第一继电器矩阵41、第二继电器矩阵42和第三继电器矩阵43的各继电器的受控触点对的一端分别与电源地、12V电源和模拟数据采集通道相连，另一端并联后与48芯接口5的一个对应端口相连；所述48芯接口5的另一端与被测电路板相连。
该方案可以较好地解决用模拟电路测试数字电路的问题，当然其中存在响应时间长的缺点。


图1为本实用新型原理框图；图2为继电器矩阵原理示意图。
具体实施方式
如图1、2所示，它包括单片机1、总线2、译码驱动电路3、继电器矩阵4和48芯接口5；
所述单片机1通过RS232接口与上位计算机相连；所述译码驱动电路3包括分别通过总线2与单片机1相连的第一译码驱动电路31、第二译码驱动电路32和第三译码驱动电路33；所述继电器矩阵4是三个分别由48个继电器构成的继电器矩阵，包括第一继电器矩阵41，第二继电器矩阵42和第三继电器矩阵43，其中第一继电器矩阵41的各控制线圈分别与第一译码驱动电路31对应的驱动输出端相连，第二继电器矩阵42的各控制线圈与第二译码驱动电路32对应的驱动输出端相连，第三继电器矩阵43的各控制线圈与第三译码驱动电路33对应的驱动输出端相连；所述第一继电器矩阵41、第二继电器矩阵42和第三继电器矩阵43的各继电器的受控触点对的一端分别与电源地、12V电源和模拟数据采集通道相连，另一端并联后与48芯接口5的一个对应端口相连；所述48芯接口5的另一端与被测电路板相连。
信号的切换由3*48的继电器矩阵完成。其中一个接12V(逻辑“1”)，一个接地(逻辑“0”)，另一个接模拟采集通道。每矩阵中48个继电器触点的一端接公共端，即信号输入端，另一端分别接到被测电路板的48芯插头(如图)。只要对应的继电器闭合，信号就可通过此继电器送到被测电子插件48芯上任何一个管脚。图2为继电器矩阵原理示意图。
控制由8031的单片机系统完成，先根据被测电路板的测试真值表将控制信息(继电器的闭合顺序)通过总线送到译码驱动电路。先由3-8译码选通相应的锁存器。控制编码通过数据总线送到各个锁存器，然后再通过的锁存器送到开关三极管使相应的继电器闭合。
在数字电路中，只存在0、1和高阻三种状态。由于4500是12V的CMOS电平，对于地址总线和控制总线而言，只存在接地和12V两种情况；单根数据线只存在接地、12V和悬空三种情况。
对非CPU板的测试，先根据被测试的电子插件正常工作时总线的时序，列出相应的测试逻辑真值表，并存储在计算机中。测试开始时，计算机调出相应的逻辑真值表，然后编译成继电器矩阵的控制指令，通过总线按一定顺序控制继电器矩阵输出对应的电平信号。
对于被测电子插件而言，输入高电平就将2号继电器板上相应的继电器闭合，低电平闭合1号板的继电器。数据线的输出通过3号继电器板切换到高阻采集通道，当采集的电压大11V就认为数据为“1”，小于3V就认为数据为“0”，其他就是高阻态。同时为了避免出现继电器切换中出现不确定状态，每路信号通过一个10K的电阻接地。可其输入的触发的边沿信号可通过继电器的动作顺序和时间得到。
权利要求1.一种测试数字电路的装置，其特征在于它包括单片机(1)、总线(2)、译码驱动电路(3)、继电器矩阵(4)和48芯接口(5)；所述单片机(1)通过RS232接口与上位计算机相连；所述译码驱动电路(3)包括分别通过总线(2)与单片机(1)相连的第一译码驱动电路(31)、第二译码驱动电路(32)和第三译码驱动电路(33)；所述继电器矩阵(4)是三个分别由48个继电器构成的继电器矩阵，包括第一继电器矩阵(41)，第二继电器矩阵(42)和第三继电器矩阵(43)，其中第一继电器矩阵(41)的各控制线圈分别与第一译码驱动电路(31)对应的驱动输出端相连，第二继电器矩阵(42)的各控制线圈与第二译码驱动电路(32)对应的驱动输出端相连，第三继电器矩阵(43)的各控制线圈与第三译码驱动电路(33)对应的驱动输出端相连；所述第一继电器矩阵(41)、第二继电器矩阵(42)和第三继电器矩阵(43)的各继电器的受控触点对的一端分别与电源地、12V电源和模拟数据采集通道相连，另一端并联后与48芯接口(5)的一个对应端口相连；所述48芯接口(5)的另一端与被测电路板相连。
专利摘要一种测试数字电路的装置，包括单片机、总线、译码驱动电路、继电器矩阵和48芯接口，单片机通过RS232接口与上位计算机相连；译码驱动电路包括分别通过总线与单片机相连的三个译码驱动电路；继电器矩阵是三个分别由个继电器构成的继电器矩阵，其中各继电器矩阵的各控制线圈分别与对应的译码驱动电路相应的驱动输出端相连；第一继电器矩阵、第二继电器矩阵和第三继电器矩阵的各继电器的受控触点对的一端分别与电源地、12V电源和模拟数据采集通道相连，另一端并联后与48芯接口的一个对应端口相连；48芯接口5的另一端与被测电路板相连。可以较好地解决用模拟电路测试数字电路的问题。
文档编号G01R31/28GK2676218SQ0324861
公开日2005年2月2日 申请日期2003年8月22日 优先权日2003年8月22日
发明者李石平, 王建宏, 李懿, 孙恩元 申请人:株洲时代电子技术有限公司