专利名称：二次雷达单脉冲信号处理器的制作方法
技术领域：
本实用新型涉及雷达信号处理领域，尤其涉及一种二次雷达单脉冲信号处理器。
背景技术：
目前，二次雷达测角普遍采用单脉冲体制。目前单脉冲体制的信号处理平台主要有通用CPU、POWERPC、ARM和P0WERPC+FPGA等构架，大多都存在如实时性不高、速度不高、尺寸受限、系统复杂或价格高昂等不足。

实用新型内容针对现有技术中存在的二次雷达单脉冲信号处理器存在的系统复杂或者价格昂贵的问题，提供一种二次雷达单脉冲信号处理器。本实用新型公开了一种二次雷达单脉冲信号处理器，包括印制板、现场可编程门阵列FPGA、第一 DSP微处理器、第二 DSP微处理器、存储器、输入输出驱动模块，所述现场可编程门阵列FPGA、第一 DSP微处理器、第二 DSP微处理器、存储器、输入输出驱动模块均设置在印制板上，所述现场可编程门阵列FPGA分别连接第一 DSP微处理器、第二 DSP微处理器、 存储器、输入输出驱动模块。优选地，上述二次雷达单脉冲信号处理器还包括时钟电路，所述时钟电路电路连接现场可编程门阵列FPGA。优选地，上述存储器为NOR Flash。优选地，上述印制板的长度< 2. 5英寸。本实用新型的有益效果为数据通过输入输出驱动模块后进入FPGA进行初级处理后，送到后级的高速DSP进行单脉冲处理，并将经DSP处理得出的目标信息经FPGA及输入输出驱动模块送出。两个DSP中，一个处理目标数据，另一个处理外部接口数据并管理存储器中的参数，且功能可互换；高速DSP加高速FPGA，构成大容量的高速处理流水线，同时本实用新型的构架简单、尺寸小、速度快且成本低。

图1为本实用新型的二次雷达单脉冲信号处理器的结构示意图。图2为本实用新型的二次雷达单脉冲信号处理器的工作原理图。
具体实施方式
以下结合附图对本实用新型作进一步阐述。如图1所示的本实用新型的二次雷达单脉冲信号处理器的结构示意图，包括印制板、现场可编程门阵列FPGA、第一 DSP微处理器、第二 DSP微处理器、存储器、输入输出驱动模块，所述现场可编程门阵列FPGA、第一 DSP微处理器、第二 DSP微处理器、存储器、输入输出驱动模块均设置在印制板上，所述现场可编程门阵列FPGA分别连接第一 DSP微处理器、第二 DSP微处理器、存储器、输入输出驱动模块。数据通过输入输出驱动模块后进入FPGA 进行初级处理后，送到后级的高速DSP进行单脉冲处理，并将经DSP处理得出的目标信息经 FPGA及输入输出驱动模块送出；两个DSP中，一个处理目标数据，另一个处理外部接口数据并管理存储器中的参数，且功能可互换；高速DSP加高速FPGA，构成大容量的高速处理流水线，同时本实用新型的构架简单、尺寸小、速度快且成本低。图2为本实用新型的二次雷达单脉冲信号处理器的工作原理图。本实用新型的二次雷达单脉冲信号处理器的工作过程如下接收机输出的特征向量数据经数据输入输出驱动模块后送入FPGA，数据经FPGA做初级处理后送高速DSP，DSP对数据做包括单脉冲处理在内的一系列处理后再经FPGA交换给另一块高速DSP，再经一系列包括协议转换等在内的处理后送FPGA，FPGA将数据做传输协议转换后经输入输出驱动后送出。其中任何一个DSP 都可通过FPGA访问大容量FLASH，读取或修改里面的参数等。优选地，所述二次雷达单脉冲信号处理器还包括时钟电路，所述时钟电路电路连接现场可编程门阵列FPGA。高速的高精度时钟电路为整板提供高精度的同步时钟源，以满足处理和守时的需求。优选地，所述存储器为NOR Flash。NOR Flash的特点是芯片内执行(XIP， eXecute In Place)，这样应用程序可以直接在flash闪存内运行，不必再把代码读到系统 RAM中，NOR的传输效率很高，在1 4MB的小容量时具有很高的成本效益，板载的大容量 N0R-FLASH用以存储处理参数、OBA表等信息。优选地，所述印制板的长度< 2. 5英寸。可以满足多平台并行的需求，处理器整体尺寸更小的、实时性更高。采用FPGA做前端数据录取，经FPGA初级处理后的数据通过高速数据总线送给DSP 做单脉冲处理；板载大容量FPGA和双DSP能满足绝大部分二次雷达信号处理要求；板载高精度的时钟能满足某些高守时要求的应用；板载的大容量N0R-FLASH用以存储处理参数、 OBA表等信息；印制板的尺寸< 2. 5英寸，能满足多平台并行的需求。以上所述的具体实施例，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施例而已，并不用于限制本实用新型，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
权利要求1.一种二次雷达单脉冲信号处理器，其特征在于包括印制板、现场可编程门阵列FPGA、第一 DSP微处理器、第二 DSP微处理器、存储器、输入输出驱动模块，所述现场可编程门阵列FPGA、第一 DSP微处理器、第二 DSP微处理器、存储器、输入输出驱动模块均设置在印制板上，所述现场可编程门阵列FPGA分别连接第一 DSP微处理器、第二 DSP微处理器、存储器、输入输出驱动模块。
2.如权利要求1所述的二次雷达单脉冲信号处理器，其特征在于所述二次雷达单脉冲信号处理器还包括时钟电路，所述时钟电路电路连接现场可编程门阵列FPGA。
3.如权利要求2所述的二次雷达单脉冲信号处理器，其特征在于所述存储器为NORFlash0
4.如权利要求3所述的二次雷达单脉冲信号处理器，其特征在于所述印制板的长度彡2. 5英寸。
专利摘要本实用新型涉雷达信号通信领域，本实用新型公开了一种二次雷达单脉冲信号处理器，包括印制板、现场可编程门阵列FPGA、第一DSP微处理器、第二DSP微处理器、存储器、输入输出驱动模块，所述现场可编程门阵列FPGA、第一DSP微处理器、第二DSP微处理器、存储器、输入输出驱动模块均设置在印制板上，所述现场可编程门阵列FPGA分别连接第一DSP微处理器、第二DSP微处理器、存储器、输入输出驱动模块。本实用新型的构架简单、尺寸小、速度快且成本低。
文档编号G01S7/02GK202330700SQ20112044778
公开日2012年7月11日 申请日期2011年11月14日 优先权日2011年11月14日
发明者张强, 李宏伟, 杨庭洪, 熊朝廷 申请人:四川九洲电器集团有限责任公司