专利名称：双向电压微分器电路的制作方法
技术领域：
本发明大体上涉及电压感测电路，并且更具体地涉及一种可操作用于感测输入电压的双向变化并且产生指示出现所述电压变化的输出信号的集成电路。
背景技术：
传统电压感测电路需要用于感测在一个方向(例如上升)上的第一电压变化的电路和用于感测在另一方向(例如下降)上的第二电压变换的附加电路。需要用来感测电压的附加电路降低了电路的效率并且需要附加的部件，由此增加制造成本。此外，许多传统电压感测电路考虑感测到的电压的DC分量，这可能原本并非必需并且进一步降低电路的效率。因而存在对可以用减少的费用制造的具有改善的效率的电压感测电路的需要。

发明内容
呈现了一种集成的双向电压微分器电路，其用于感测输入电压的双向变化并且产生指不出现所述电压变化的输出信号。在一个实施例中，双向电压微分器电路包括:第一电路，可操作用于感测输入电压的改变；第二电路，可操作用于响应于所述第一电路感测到所述输入电压的第一改变而改变第一逻辑信号的状态，并且响应于所述第一电路感测到所述输入电压的第二改变而改变第二逻辑信号的状态；以及第三电路，可操作用于响应于所述第一逻辑信号状态的改变或者所述第二逻辑信号状态的改变而产生第三信号，第三信号指示所述第一电路感测到的所述输入电压的改变。在另一实施例中，双向电压微分器电路包括:电压微分器电路，可操作用于感测输入电压的正向改变并且通过增加向可操作用于生成第一输出信号的状态改变的第一电路施加的电流而响应于输入电压的正向改变，并且还可操作用于感测所述输入电压的负向改变并且通过减少向可操作用于生成第二输出信号的状态改变的所述第一电路施加的所述电流而响应于所述输入电压的负向改变；以及第二电路，可操作用于响应于所述第一输出信号和第二输出信号来产生第三信号，第三信号指示感测到的所述输入电压的改变。在又一实施例中，双向电压微分器电路包括:电流生成器电路，其包括输入节点，电容性地耦合到第一电路支路，第一内部输出节点，耦合到所述第一电路支路，以及第二内部输出节点，耦合到第二电路支路；第一下拉电路，具有耦合到所述第一内部输出节点的第一控制节点；第二下拉电路，具有耦合到所述第二内部输出节点的第二控制节点；以及逻辑电路，在第一逻辑输出节点耦合到所述第一下拉电路并且在第二逻辑输出节点耦合到所述第二下拉电路。本公开内容的前述以及其它特征和优点将从结合附图阅读的对实施例的下文具体描述中变得更清楚。具体描述和附图仅举例说明公开内容而不是限制如所附权利要求及其等同方式所限定的本发明的范围。


在未必按比例绘制的附图中通过例子举例说明实施例，在附图中，相似标记指示相似部分并且在附图中:图1图示了根据本公开内容的双向电压微分器电路的第一例子实施例；图2图示了与图1中所示的所公开的双向电压微分器电路对应的时序图；图3图示了图1中所示的双向电压微分器电路的仿真结果；图4A和图4B图不了根据本公开内容的双向电压微分器电路的附加例子实施例；图5图不了将双向电压微分器电路应用于感测LED面板的电压；以及图6图示了 AMOLED面板中的典型面板电压Vpanel的波形和双向电压微分器电路的输出信号的逻辑状态的时序图。
具体实施例方式图1图示了根据本公开内容的一个例子实施例的双向电压微分器电路100。所公开的双向电压微分器电路100包括启动电路110、感测电路130和耦合到逻辑电路170的输出电路150。启动电路110在电路100上电时动作以启动感测电路130在电流生成状态中并且随后加速感测电路130的响应。感测电路130感测向输入节点IN施加的输入电压VIN的变化。响应于由感测电路130感测到的电压变化，输出电路150在第一输出节点OUTl处或者在第二输出节点0UT2处产生状态改变。逻辑电路170接收OUTl和0UT2的状态并且产生逻辑输出信号OUTZ以指示出现感测到输入电压VIN的变化。无论输入电压VIN是上升还是下降并且不考虑输入电压VIN的DC值，所公开的电压感测电路100可操作用于感测输入电压VIN的变化。参照图1中所示的电路100，在以下段落中简要描述组成相应启动电路110、感测电路130、输出电路150和逻辑电路170的部件，其中下文更具体描述电路100的操作。启动电路110包括第一电流镜112，该电流镜包括晶体管MS4和MS5。晶体管MS5在偏置节点113处耦合到电流沉(未示出)以从晶体管MS5提供偏置电流IBias。晶体管MS4的尺寸可以根据晶体管MS5确定，以设置向节点115供应的镜像偏置电流IBias’。向节点115供应的电流产生用于导通加速电路116的电压VA1。加速电路116包括串联连接的晶体管MR1、MR2、MR3和MR4。向相应的晶体管MR1、MR2、MR3和MR4的栅极施加电压VA1。因此，来自晶体管MS5的偏置电流IBias应当大到足以生成电压VAl，该电压大到足以导通晶体管MR1-MR4，因此激活加速电路116。如下文进一步说明的那样，当被激活时，加速电路116在节点120处供应电流Ia以供应用于加速感测电路130的响应的附加电流。在电路100的一个例子实施例中，IBias = 2.5uA, (W/L)B5 = (10u/5u)*2, (W/L)B4 = (10 y/5 y ) *2，并且晶体管 MRl至MR4的组合尺寸可以表示为(W/L)腿卜腿4 = (lu/35u)0电路100还包括第二电流镜114，该电流镜包括晶体管MS2和MS3，其中晶体管MS3的漏极耦合到节点115，并且晶体管MS2的漏极耦合到晶体管MSl。晶体管MSl响应于在节点120处的电压以控制在晶体管MS2处的电流Ims2，其中晶体管MS2的尺寸可以根据晶体管MS3确定，以设置从节点115汲取的电流IMs3。在启动时，晶体管MSl截止，这产生低IMs3。当在节点120处的电压产生比晶体管MSl的阈值电压更大的Vfc电压时，晶体管MSl被激活，并且从节点115汲取电流IMs3。因此，电流IBia/应当大到足以提供充分的电压VA1，以在晶体管MSl在启动时起初截止时激活加速电路116，并且随后维持加速电路116的激活。因此，在电路100启动之后，加速电路116将继续从节点120汲取电流。在图1中所示的电路100 的一个例子实施例中，(ff/L)Ms3 = (10u/5u)*2, (ff/L)Ms2 = (10ii/5iO*2，并且(ff/L)Msl = (10 u /5 u )*10。如图1中所示，感测电路130包括晶体管Ml、M2、M3和M4、电阻器Rl以及耦合到输入节点IN的感测电容器CSl。感测电容器CSl阻隔向输入节点IN施加的输入电压VIN的DC分量并且将输入电压VIN的变化作为电压VCSl向电路100传递。根据本公开内容，感测电路130具有两个操作状态。第一操作状态(即静止状态)出现于当输入电压VIN无变化时。在这一静止状态中，向晶体管M1-M4施加初始感测电容器电压VCS1，并且基本上不从输入节点IN向晶体管M1-M4施加附加电流。第二操作状态出现于当输入电压VIN有变化时，并且输入电压VCSl的对应改变引起流过晶体管M1-M4的电流改变。根据本公开内容的一个实施例，当感测电容器CSl感测输入电压VIN的正向改变或者增加时，在相应晶体管M1-M4两端的电流增加。当感测电容器CSl感测输入电压VIN的负向改变或者减少时，在相应的晶体管M1-M4两端的电流减少。如图1中所示，晶体管M2和M4耦合在一起以形成感测电路130的第一支路，其中感测电容器CSl耦合到位于晶体管M2的漏极与晶体管M4的漏极之间的节点。此外，晶体管M2耦合到晶体管M5和Mll以形成第三电流镜132，并且晶体管M4耦合到晶体管M3、M6、M9和MSl以形成第四电流镜134，其中第四电流镜134耦合到在晶体管M3的漏极和晶体管MSl的栅极处的节点120。晶体管Ml和M3耦合在一起以形成感测电路130的第二支路。晶体管Ml的漏极耦合到节点120，该节点如先前提到的那样耦合到加速电路116以及耦合到晶体管MSl的栅极。晶体管Ml的栅极耦合到晶体管M2的栅极，并且晶体管Ml的源极耦合到电阻器R1。电阻器Rl设置晶体管Ml两端的电流(Imi)，该电流被反映成关于第三电流镜132和第四电流镜134。因此，电阻器Rl调节晶体管M1-M4的DC电流以在每个晶体管M1-M4处提供静态电流。在图1中所示的实施例中，电阻器Rl调节晶体管M1-M4的电流，从而使得在晶体管M2两端的电流改变大于在晶体管M3两端的电流改变(即AIM2> △ Im3)。应当理解，在其它实施例中，电阻器Rl可以代之以 耦合到其它部件(如例如晶体管M4的源极)。在图1中所示的电路 100 的一个例子实施例中，CSl = 16pF，Rl = 120k 欧姆，(W/L)M1 = (10u/5u)*14,(ff/L) 2 = (10u/5u)*8, (ff/L)M3 = (10ii/5iO*10，并且(ff/L)M4 = (10 y/5 y ) *10。输出电路150包括:第五电流镜152，其包括晶体管M7和M8 ;第六电流镜154，其包括晶体管MlO和M12 ；(在第四电流镜134中包括的)晶体管M6和M9 ;(在第三电流镜132中包括的)晶体管M5和Mll ;第一输出节点OUTl和第二输出节点0UT2。晶体管M5的漏极在第一输出节点OUTl处耦合到晶体管M6的漏极。在图1中所示的实施例中，晶体管M6的尺寸等于晶体管M4的尺寸(例如(ff/L)M6 = (ff/L) M4 = (10 u /5 u ) *10)，晶体管M2的尺寸大于晶体管 M5 的尺寸(例如(WzI)m2= (10ii/5iO*8 而(ff/L)M5 = (10u/5u)*6),并且晶体管M4的尺寸大于晶体管M9的尺寸(例如(ff/L) M4 = (IOii/5ii )*10而(ff/L) M9 =(10 ii /5 ii )*8)。在静止状态期间，IM3 = Im4 = I12,并且在M6两端的电流(Im6)被驱动成高于在M5两端的电流(Im5)，由此在静止状态期间将第一输出节点OUTl的状态驱动为高。晶体管M9的漏极在晶体管M7的漏极和栅极处耦合到第五电流镜152，其中晶体管M7的尺寸可以根据晶体管M8确定，以设置电流IM8。晶体管Mll的漏极在晶体管M12的漏极和栅极处耦合到第六电流镜154，其中晶体管M12的尺寸可以根据晶体管MlO确定，以设置电流1_。第二输出节点OUT2耦合于第五电流镜152的晶体管M8与第六电流镜154的晶体管MlO之间。在静止状态期间，在晶体管Mll两端的电流(M11)大于在晶体管M9两端的电流(Im9)。因此，在静止状态期间，I■将第二输出节点OUT2的状态驱动为高。在图1中所示的电路 100 的一个例子实施例中，(ff/L) M7 = (10 u /5 u )*4, (ff/L) M8 = (10 u /5 u )*4,(W/L)M10 = (10 u/5 u ) *4, (ff/L)M11 = (10ii/5iO*8，并且(ff/L)M12 = (10u/5u)*4o如图1中所示，逻辑电路170包括NAND门172，该门具有耦合到相应的输出节点OUTl和0UT2的输入，并且产生高电平有效的输出逻辑信号0UTZ。如下文更具体描述的那样，提供输出逻辑信号OUTZ以指示出现在输入节点IN处施加的输入电压VIN的变化或者转变。虽然在这里描述的实施例中提供产生高电平有效的输出信号的NAND门，但是应当理解，替选实施例可以包括可以高电平有效或者低电平有效的其它电路而不脱离如在下文提供的权利要求书中阐述的本公开内容的精神实质和范围。现在将参照图1中所示的电路100和图2中所示的对应的时序电路200 二者更具体描述电路100的操作。时序图200通过提供0UT1、0UT2以及OUTZ信号响应于例子VIN信号205的逻辑状态而图示了电路100的操作。时序图200示出了其中电压VIN为低而无变化的第一阶段202，其中VIN增加的第二阶段204，其中VIN为高而无变化的第三阶段206，其中VIN减少的第四阶段208以及其中VIN为低而无变化的第五阶段210。在第一阶段202期间，电压VIN为低而无变化，并且电路100在静止状态中。在静止状态期间，第一输出节点OUTl和第二输出节点0UT2 二者为高，因此输出逻辑信号OUTZ为低。在第二阶段204期间，电压VIN增加(即从较低电压改变成较高电压)。感测电容器CSl感测电压VIN的变化，这引起在相应的晶体管M1-M4两端的电流的对应的改变。随着电压VIN增加，在晶体管M2两端的电流(Im2)和在晶体管M3两端的电流(Im3)增加。在M2两端的电流改变大于在M3两端的电流改变(即AIM2> A Im3)，并且在晶体管M5两端的电流(A Im5)变成大于在晶体管M6两端的电流(A Im6)，这将输出节点OUTl拉动为低。因此随着电压VIN从低转变成高，OUTl变低而OUTl保持为高，因此使OUTZ在第二阶段204期间变高。在第三阶段206期间，电压VIN保持为高而无变化。因此，Im6再次变成大于IM5，并且电路100返回到静止状态。由于在第三阶段206期间VIN无变化，所以OUTl返回到高状态并且OUTZ返回到低状态。在第四阶段208期间，电压VIN减少(即从较高电压改变成较低电压)。随着电压VIN减少，Im2和Im3减少。Im2的改变大于Im3的改变，并且在晶体管M8两端的电流(Im8)变成大于在晶体管MlO两端的电流(Imici)，这将输出节点0UT2拉动为低。因此随着电压VIN从高转变成低，0UT2变低而OUTl保持为高，因此使OUTZ在第四阶段208期间变高。在第五阶段210期间，电压VIN保持为低而无变化。如下文进一步描述的那样，力口速电路116加速感测电路13 0的恢复，并且电路100再次返回到静止状态。因此，0UT2返回到高状态并且OUTZ返回到低状态。如图2中所示，无论IN上的电压的DC值如何，在输入节点IN上的电压VIN无变化时OUTZ信号为低而在电压VIN变化或者转变时为高。因此，逻辑输出信号OUTZ可以用来指示出现输入电压VIN的变化。
这里参照图1中所示的启动电路110和感测电路130进一步描述感测电路130的恢复。如先前提到的那样，启动电路110可操作用于一旦电路100上电就启动感测电路130(在电流感测模式中)，并且还可操作用于随后加速感测电路130的响应。随着输入节点IN上的电压VIN减少(例如参见图2中的第四阶段208)，电流流出输入节点IN，因此使电压VCSl减少。如上文描述的那样，随着VCSl减少，Im2和Im3减少，这使Im8变成大于Imiq并且将0UT2拉动为低。一旦电压VIN已经完成减少，则没有电流从输入节点IN流动。在这一点，Im3和1 尝试以由晶体管Ml设置的电流对电容器CSl重新充电，以将电压VCSl驱动回到它的静止状态，这也将0UT2从低驱动成高。然而，由于电容器CSl可能相对大，所以这一恢复可能缓慢并且显著地延迟0UT2从低到高的转变。0UT2的延迟的转变导致逻辑输出信号OUTZ的延迟的改变，其中在这一延迟的转变时段期间，逻辑输出信号OUTZ不正确地指示在输入节点IN处的电压变化。因此， 为了加速电容器CSl和电压VCSl的恢复，启动电路110使用加速电路116来增加在电阻器M3和M4两端的电流(分别为Im3和Im4)以对电容器CSl充电并且由此减少恢复时间。通过减少恢复时间，启动电路110减少从当输入电压VIN停止减少到第二输出节点0UT2返回到它的静止状态时的延迟。因此，显著减少了逻辑输出信号OUTZ的不正确输出的持续时间。为了加速感测电容器CSl的恢复，加速电路116从节点102汲取附加的电流IA。附加的电流Ia由第四电流镜134镜像，这使Im3和Im4向感测电容器CSl供应附加的电流，由此加速CSl的充电并且减少VCSl达到它的静止状态需要的时间。图3中所示的仿真结果300进一步图示了包括加速功能的所公开的双向电压微分器电路100的操作。在图3中所示的仿真中，VIN从利用为64i! S的上升时间从零增加至12V,并且利用为20 u s的下降时间从12V减少至8V。一般而言，当VIN增加或者减少时，OUTZ为逻辑高，并且当VIN恒定时，OUTZ为逻辑低。如图3中所示，在输入电压变化近似0.12V时逻辑输出信号OUTZ改变状态。此外，在VIN增加之后，下降OUTZ信号被延迟近似
2ii s而OUTl返回到它的静止状态，并且在VIN减少之后，下降OUTZ信号被延迟近似7 u s而0UT2返回到它的静止状态。本领域普通技术人员应当理解，提供这里所公开的实施例以举例说明用于实施根据本公开内容的双向电压微分器电路的一个例子。这样，可以对图1中所示电路的做出变化而不脱离如在以下提供的权利要求书中阐述的本公开内容的精神实质和范围。例如，图4A和图4B图示了所公开的双向电压微分器电路的附加实现方式。现在参照图5，该示了将双向电压微分器电路(图1、图4A或者图4B)应用于感测LED面板的电压。用于与LED面板302(比如本领域技术人员已知的AM0LED(有源矩阵有机发光二极管)面板)一起使用的电路300包括功率M0SFET304，该MOSFET具有耦合到电源电压Vsupply的漏极端子。M0SFET304包括耦合成用于接收控制信号的栅极端子。M0SFET304的源极端子产生面板电压Vpanel并且耦合到LED面板302 (本领域技术人员将认识到该面板302具有关联的面板电容Cpanel)。在LED面板302的操作过程中确定完成功率传输是重要的。这例如出现于面板电压Vpanel等于电源电压Vsupply时或者面板电压Vpanel等于某一其它已知电压时。现有技术的配置在面板电压Vpanel节点与M0SFET304的源极端子之间插入感测电阻器，以便感测去往/来自面板的电流流动。然而，就AMOLED面板而言，在功率M0SFET304中存在大电流，这使得难以添加现有技术的感测电阻器配置。双向电压微分器电路在上文在图1、图4A和图4B中讨论的任何实现方式中可以有利地用来感测LED面板的电压。双向电压微分器电路的VIN输入节点耦合到M0SFET304的源极端子，该源极端子产生面板电压Vpanel。因此，VIN将等于Vpanel。0UT1、0UT2和OUTZ信号的状态转变然后将提供如下信息，该信息指示M0SFET304的导通、去往/来自面板302的功率传输以及关于面板302的功率传输的完成。现在参照图6，其图示了用于AMOLED面板中的典型面板电压Vpanel的波形和双向电压微分器电路的输出信号的逻辑状态的时序图。如上文讨论的那样，双向电压微分器电路作为斜率检测器来进行操作。OUTl信号响应于在输入VIN处的电压增加从第一逻辑状态向第二逻辑状态转变(正斜率检测)，并且响应于电压增加的终止从第二逻辑状态向第一逻辑状态转变。因此，当VIN = Vpanel时，OUTl信号从第一逻辑状态向第二逻辑状态的转变指示面板电压Vpanel增加，而OUTl信号从第二逻辑状态向第一逻辑状态的转变指示面板电压增加已经终止。在具有M0SFET304的AMOLED面板配置中，比如当Vpanel =Vsupply时，OUTl信号从第一逻辑状态向第二逻辑状态的转变因此指示开始向面板传输功率，而OUTl信号从第二逻辑状态向第一逻辑状态的转变指示完成向面板传输功率。OUTZ信号将因此在开始向面板传输功率时从第二逻辑状态向第一逻辑状态转变，并且在完成向面板传输功率时从第一逻辑状态向第二逻辑状态转变。前文描述与具有正斜率的功率传输有关的操作。图6还图不了双向电压微分器电路也将操作以在功率转变具有负斜率时进行功率传输检测。0UT2信号响应于在输入VIN处的电压减少从第一逻辑状态向第二逻辑状态转变(负斜率检测)，并且响应于电压减少的终止从第二逻辑状态向第一逻辑状态转变。因此，当VIN = Vpanel时，0UT2信号从第一逻辑状态向第二逻辑状态的转变指示面板电压Vpanel的减少，而0UT2信号从第二逻辑状态向第一逻辑状态的转变指示面板减少已经终止。在具有M0SFET304的AMOLED面板配置中，比如当Vpanel = VIN2时，0UT2信号从第一逻辑状态向第二逻辑状态的转变因此指示从面板传输功率的开始，而0UT2信号从第二逻辑状态向第一逻辑状态的转变指示从面板传输功率的完成。OUTZ信号将因此在开始从面板传输功率时从第二逻辑状态向第一逻辑状态转变，并且在完成从面板传输功率时从第一逻辑状态向第二逻辑状态转变。当面板电压Vpanel无变化时，OUTZ信号保持于第二逻辑电平。OUTZ信号因此可以用来触发检测功率传输完成。然而，在面板电压的任何变化(为正或者负，并且指示关于面板的功率传输)期间，OUT信号向第一逻辑电平转变并且只要面板电压变化(功率传输)继续就保持于第一逻辑电平。OUTZ信号因此可以用来触发针对面板的斜率控制操作。具体而言，当OUTZ信号向第一逻辑电平(指示感测到在VIN节点的斜率改变)转变时，这一逻辑状态可以由用于面板的控制电路检测并且用来触发采取用于控制改变的速率的动作(即斜率控制操作模式)。
权利要求
1.一种集成电路，包括: 第一电路，可操作用于感测输入电压的改变； 第二电路，可操作用于响应于所述第一电路感测到所述输入电压的第一改变而改变第一逻辑信号的状态，并且响应于所述第一电路感测到所述输入电压的第二改变而改变第二逻辑信号的状态；以及 第三电路，可操作用于响应于所述第一逻辑信号状态的改变或者所述第二逻辑信号状态的改变而产生第三信号，所述第三信号指示所述第一电路感测到所述输入电压的所述改变。
2.根据权利要求1所述的集成电路，其中所述第一电路阻隔所述输入电压的DC分量。
3.根据权利要求1所述的集成电路，其中所述输入电压的所述第一改变是所述输入电压的增加。
4.根据权利要求1所述的集成电路，其中所述输入电压的所述第二改变是所述输入电压的减少。
5.根据权 利要求1所述的集成电路，还包括:第四电路，可操作用于在所述第一电路感测到所述输入电压的所述第二改变之后减少所述第一电路的恢复时间。
6.根据权利要求5所述的集成电路，其中所述第四电路包括:加速电路，可操作用于产生向组成所述第一电路的电容器施加的充电电流。
7.根据权利要求5所述的集成电路，其中所述加速电路包括多个串联连接的晶体管。
8.根据权利要求5所述的集成电路，其中所述第四电路可操作用于减少所述第三信号的延迟时间。
9.根据权利要求1所述的集成电路，其中所述第二电路包括与第二晶体管串联耦合的第一晶体管，其中在所述第一电路感测到所述输入电压的所述第一改变时在所述第一晶体管两端的电流变成大于在所述第二晶体管两端的电流。
10.根据权利要求9所述的集成电路，其中当在所述第一晶体管两端的所述电流大于在所述第二晶体管两端的所述电流时所述第一逻辑信号状态改变。
11.根据权利要求1所述的集成电路，其中所述第二电路还包括与第四晶体管串联耦合的第三晶体管，其中在所述第一电路感测到所述输入电压的所述第二改变时在所述第三晶体管两端的电流变成大于在所述第四晶体管两端的电流。
12.根据权利要求11所述的集成电路，其中当在所述第三晶体管两端的所述电流大于在所述第四晶体管两端的所述电流时所述第二逻辑信号状态改变。
13.根据权利要求1所述的集成电路，其中所述第一电路包括耦合于第一电流镜与第二电流镜之间的电容器。
14.根据权利要求1所述的集成电路，其中所述第三信号的逻辑状态指示感测功率传输。
15.—种集成电路,包括: 电压微分器电路，可操作用于感测输入电压的正向改变并且通过增加向可操作用于生成第一输出信号的状态改变的第一电路施加的电流而响应于输入电压的正向改变，并且还可操作用于感测所述输入电压的负向改变并且通过减少向可操作用于生成第二输出信号的状态改变的所述第一电路施加的所述电流而响应于所述输入电压的负向改变；以及第二电路，可操作用于响应于所述第一输出信号和第二输出信号而产生第三信号，所述第三信号指示感测到的所述输入电压的改变。
16.根据权利要求15所述的集成电路，其中所述第一电路包括:第一电流镜，可操作用于响应于所述电流的所述增加而生成所述第一输出信号的所述状态改变。
17.根据权利要求16所述的集成电路，其中所述第一电流镜包括:第一晶体管，可操作用于响应于所述电流的所述增加而将所述第一输出信号状态拉动为低。
18.根据权利要求16所述的集成电路，其中所述第一电路还包括:第二电流镜，可操作用于响应于所述电流的所述减少而生成所述第二输出信号的所述状态改变。
19.根据权利要求18所述的集成电路，其中所述第二电流镜包括:第二晶体管，可操作用于将所述第一输出信号状态拉动为高。
20.根据权利要求18所述的集成电路，其中所述第二电流镜包括:第三晶体管，可操作用于响应于所述电流的所述减少而控制第三电流镜将所述第二输出信号状态拉动为低。
21.根据权利要求18所述的集成电路，其中所述电压微 分器电路还包括耦合于所述第一电流镜与所述第二电流镜之间的电容器，所述电容器可操作用于阻隔所述输入电压的DC分量。
22.根据权利要求16所述的集成电路，其中所述第一电流镜还包括:第四晶体管，可操作用于控制第四电流镜将所述第二输出信号状态拉动为高。
23.根据权利要求15所述的集成电路，其中所述第二电路包括逻辑门。
24.根据权利要求15所述的集成电路，其中所述电压微分器电路还包括与电阻器串联耦合的偏置晶体管。
25.根据权利要求15所述的集成电路，其中在未感测到所述输入电压的改变时所述集成电路在第一状态中操作并且在感测到所述输入电压的所述改变时在第二状态中操作。
26.根据权利要求15所述的集成电路，还包括:第三电路，可操作用于在所述电压微分器电路感测到所述输入电压的所述负向改变之后减少所述电压微分器电路的恢复时间。
27.根据权利要求26所述的集成电路，其中所述第三电路还可操作用于将所述电压微分器电路置于电流感测模式中。
28.根据权利要求26所述的集成电路，其中所述第三电路包括多个串联连接的晶体管。
29.根据权利要求26所述的集成电路，其中所述第三电路可操作用于减少所述第三信号的延迟时间。
30.一种集成电路，包括: 电流生成器电路，包括: 输入节点，电容性地耦合到第一电路支路； 第一内部输出节点，耦合到所述第一电路支路；以及 第二内部输出节点，耦合到第二电路支路； 第一下拉电路，具有耦合到所述第一内部输出节点的第一控制节点； 第二下拉电路，具有耦合到所述第二内部输出节点的第二控制节点；以及 逻辑电路，在第一逻辑输出节点处耦合到所述第一下拉电路并且在第二逻辑输出节点处耦合到所述第二下拉电路。
31.根据权利要求30所述的集成电路，其中所述第一电路支路包括与第二晶体管串联耦合的第一晶体管。
32.根据权利要求30所述的集成电路，其中所述第二电路支路包括与第四晶体管串联耦合的第三晶体管。
33.根据权利要求30所述的集成电路，其中所述电流生成器电路可操作用于响应于在所述输入节点处的正电压改变来增加向所述第一内部输出节点和所述第二内部输出节点施加的电流。
34.根据权利要求33所述的集成电路，其中所述第一下拉电路可操作用于响应于向所述第一内部输出节点施加的所述增加的电流来改变所述第一逻辑输出节点的状态。
35.根据权利要求30所述的集成电路，其中所述电流生成器电路还可操作用于响应于在所述输入节点处的负电压改变来减少向所述第一内部输出节点和所述第二内部输出节点施加的所述电流。
36.根据权利要求35所述的集成电路，其中所述第二下拉电路可操作用于响应于向所述第二内部输出节点施加的所述减少的电流来改变所述第二逻辑输出节点的状态。
37.根据权利要求30所述的集成电路，其中所述第一下拉电路包括在所述第一逻辑输出节点处耦合到所述逻辑电路的第一电流镜。
38.根据权利要求37所述的集成电路，其中所述第一下拉电路经由第二电流镜耦合到所述第二逻辑输出节点。
39.根据权利要求30所述的集成电路，其中所述第二下拉电路包括在所述第一逻辑输出节点处耦合到所述逻辑电路的第三电流镜。
40.根据权利要求39所述的集成电路，其中所述第三电流镜经由第四电流镜在所述第二逻辑输出节点处耦合到所述逻辑电路。
41.根据权利要求30所述的集成电路，还包括耦合到所述第二内部输出节点的多个串联连接的晶体管。
42.一种电路,包括: LED面板； 功率MOSFET，具有耦合到电压源节点的第一传导端子、耦合成向所述LED面板供应面板电压的第二传导端子以及控制端子； 检测电路，耦合成用于感测所供应的面板电压，所述检测电路被配置成响应于感测到的面板电压而生成输出信号，所述输出信号具有第一状态转变，所述第一状态转变指示开始关于所述LED面板的功率MOSFET功率传输，并且所述输出信号具有第二状态转变，所述第二状态转变指示完成关于所述LED面板的功率MOSFET功率传输。
43.根据权利要求42所述的电路，其中所述检测电路包括: 第一电路，可操作用于感测所述面板电压的改变； 第二电路，可操作用于响应于所述第一电路感测到所述面板电压的第一改变而改变第一逻辑信号的状态，并且响应于所述第一电路感测到所述面板电压的第二改变而改变第二逻辑信号的状态；以及 第三电路，可操作用于响应于所述第一逻辑信号状态的改变或者所述第二逻辑信号状态的改变而产生所述输出信号。
全文摘要
一种双向电压微分器电路，包括启动电路、感测电路和耦合到逻辑电路的输出电路。启动电路在电路上电时动作以启动感测电路并且随后加速感测电路的响应。感测电路感测向输入节点施加的输入电压的变化。响应于由感测电路感测到的电压变化，输出电路产生在第一输出节点或者第二输出节点的状态改变。逻辑电路接收输出节点的状态并且产生逻辑输出信号以指示出现感测到的输入电压的变化。无论输入电压是上升还是下降并且不考虑输入电压的DC值，电压感测电路可操作用于感测输入电压的变化。
文档编号G01R19/00GK103185826SQ20121026894
公开日2013年7月3日 申请日期2012年7月27日 优先权日2011年12月31日
发明者段毅君 申请人:意法半导体研发(深圳)有限公司