专利名称：一种基于完全fpga采样控制的智能变电站核相仪的制作方法
技术领域：
本实用新型涉及一种基于完全FPGA采样控制的智能变电站核相仪，属于智能电网中校验设备的硬件平台开发领域。
背景技术：
智能变电站所采用的数字化采样模式，大幅提高了变电站的信息容量，简化了变电站的信息共享及设备间互操作难度，对电力系统的智能化发展有重要的影响。采样核相是变电站投运、检修过程中的必要工作，是确保变电站顺利投运稳定工作的可靠保障。依靠现场核相实验，预防异常相位的电源系统或变压器合环，是确保变电站顺利投运和稳定工作的可靠保障。传统变电站采样核相采用模拟量接入方式，核相设备只需具备A/D采样及后续数据处理分析能力；智能变电站内的采样核相采用数字量接入方式，由核相设备统一进行数据同步，最终实现核相功能。与传统变电站采样核相不同，智能变电站内的采样核相采用数字量接入方式，由核相设备统一对采样数据进行同步，最终实现核相功能。因此，对智能变电站核相设备的采样同步性提出了更高的要求。目前智能变电站专用的核相设备较少，且基本采用单一微处理器采样控制或微处理器与FPGA混合采样控制的系统架构模式，在电气量的采样精度、数据同步性、核相分辨率等方面都有不足，不能完全满足智能变电站采样核相的发展需求。

实用新型内容目的为了克服现有技术中存在的不足，本实用新型提供一种基于完全FPGA采样控制的智能变电站核相仪，高实时性、高精度、高分辨率和稳定性，更好的满足智能变电站采样核相的发展需求。技术方案为解决上述技术问题，本实用新型采用的技术方案为一种基于完全FPGA采样控制的智能变电站核相仪，其特征在于包括作为唯一采样控制器件的FPGA芯片，所述FPGA芯片内部设置有嵌入式硬核乘法器和数字时钟管理模块，所述FPGA芯片与后续处理器件相连接。所述FPGA芯片兼具模拟量A/D采样端口、非以太网类数字采样端口、以太网类数字采样端口以及同步信号输入端口，具备并行处理多组数据的能力。所述FPGA芯片内部设置有双口 RAM。有益效果本实用新型提供的一种基于完全FPGA采样控制的智能变电站核相仪具有如下特点1、多样化的智能变电站采样输入=FPGA芯片操作灵活，使用FPGA对外部采样进行控制，可精确处理模拟量A/D采样、非以太网类数字采样、以太网类数字采样等各类采样数据，方便的实现多样化的采样输入。2、数据间同步性好FPGA芯片具备并行处理多组数据的能力，采用一块FPGA芯片完成对各类数据的采样控制、同步信号输入及内部时钟管理，可以保证各类采样数据具备完全一致的基准参考，减少采用不同芯片进行采样控制时的硬件固有延迟误差，进一步提高采样数据的实时一致性。3、提高以太网类数字采样的精度及核相分辨率相比较微处理器，FPGA芯片延迟小、实时性强，在采用微处理器对智能变电站采样特别是以太网类数字采样进行采样控制时，无法精确计算采样报文接收时刻与基准同步时刻的时间偏移量，导致最终的采样精度及核相分辨率不高，通过FPGA芯片对以太网类数字采样进行控制，可将时间误差控制在ns级，极大的提高核相仪的检测精确度。
4、核相结果更稳定采用FPGA芯片对内部时钟进行管理，由于FPGA本身具备较高的实时性和精确性，可以保证核相结果的长期稳定。总之，采用完全由FPGA采样控制技术的智能变电站核相仪，比现有的采用单一微处理器控制或微处理器、FPGA混合控制核相仪具备更高的核相精度和稳定性，可以极大加强智能变电站核相设备的工程应用能力，有利于推进智能变电站与智能电网的发展。

图1为本实用新型的示意图。
具体实施方式
以下结合附图对本实用新型作更进一步的说明。如图1所不,为一种基于完全FPGA米样控制的智能变电站核相仪,包括作为唯一采样控制器件的FPGA芯片，所述FPGA芯片内部设置有嵌入式硬核乘法器和数字时钟管理模块，所述FPGA芯片与后续处理器件相连接。所述FPGA芯片兼具模拟量A/D采样端口、非以太网类数字采样端口、以太网类数字采样端口以及同步信号输入端口，具备并行处理多组数据的能力。所述FPGA芯片内部设置有双口 RAM。核相仪通过FPGA芯片完成对所有输入信号的采样控制，外部同步信号、内部时钟、模拟量采样数据、非以太网类采样数据、以太网类采样数据均通过FPGA芯片进行控制管理，保证了各数据之间的同步关联性；采用FPGA芯片控制模拟量A/D采样，使模拟量采样时刻与基准同步时刻完全一致，具备相同的时间偏移量；采用FPGA芯片控制非以太网类数据的数字采样，解析采样报文链路层，接收采样报文应用层数据，并精确计算采样报文接收时刻与基准同步时刻的时间偏移量；采用FPGA芯片控制以太网类数据的数字采样，解析采样报文链路层，接收采样报文应用层数据，并精确计算采样报文接收时刻与基准同步时刻的时间偏移量；采用FPGA芯片控制同步信号输入，判断同步信号有效性，利用同步信号同步基准时刻；采用FPGA芯片进行内部时钟管理，通过同步信号实时对内部时钟进行调节，在同步信号异常后对内部时钟进行守时处理。使用FPGA芯片作为唯一的采样控制器件，作为更好的优选方案，该芯片采用XILINX公司的XC3S1000芯片，具备100万系统门数、120K分布式RAM、432K块RAM，同时内嵌了硬核乘法器和数字时钟管理模块，可以完全满足产品的功能需求。FPGA芯片控制整个采样系统的时钟节拍。系统上电后按默认标准频率管理内部采样时钟，同时监测外部同步信号，当外部同步信号输入且有效后，通过内部软件算法对采样时钟频率进行调整；当外部同步信号异常或消失时，通过硬件回路自身的高精度晶振及软件算法结合，维持采样时钟的稳定性与精确性。FPGA芯片按照内部的采样时钟频率，对外部各类数据进行采样控制。在采样节拍到达时，并行的接收模拟量A/D采样、非以太网类数字采样、以太网类数字采样，同时计算各类采样数据的与基准同步时刻的时间偏移量，并将相关信息保存至FPGA内部的RAM区域。对于模拟量A/D信号，FPGA芯片根据内部采样时钟节拍，定时触发A/D芯片的采样转换，并实时读取模拟量采样数据，实现对模拟量A/D信号的采样控制。对于非以太网类的数字采样，FPGA芯片实时监测链路层报文变化，当链路层报文有效时，计算该点采样与基准同步时刻的时间偏移量，同时对报文类型进行识别并按相应规约接收应用层数据。对于以太网类的数字采样，FPGA芯片实时监测链路层报文变化，当链路层报文有效后，解析应用层数据，识别报文数据目的地址是否有效，在链路正常且目的地址有效的情况下，开始接收应用层数据，同时依据当前数据接收状况及当前时钟时刻回溯计算该点采样与基准同步时刻的时间偏移量。FPGA芯片对内部RAM采用双口乒乓操作。同一时间，采样数据写入与采样数据读出操作RAM的不同分区，防止数据读写冲突导致系统崩溃，安全可靠的将采样数据及相关信息缓存并等待后续处理。以上所述仅是本实用新型的优选实施方式，应当指出对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。
权利要求1.一种基于完全FPGA采样控制的智能变电站核相仪，其特征在于包括作为唯一采样控制器件的FPGA芯片，所述FPGA芯片内部设置有嵌入式硬核乘法器和数字时钟管理模块，所述FPGA芯片与后续处理器件相连接。
2.根据权利要求1所述的基于完全FPGA采样控制的智能变电站核相仪，其特征在于所述FPGA芯片兼具模拟量A/D采样端口、非以太网类数字采样端口、以太网类数字采样端口以及同步信号输入端口，具备并行处理多组数据的能力。
3.根据权利要求1或2所述的基于完全FPGA采样控制的智能变电站核相仪，其特征在于所述FPGA芯片内部设置有双口 RAM。
专利摘要本实用新型公开了一种基于完全FPGA采样控制的智能变电站核相仪，包括作为唯一采样控制器件的FPGA芯片，所述FPGA芯片内部设置有嵌入式硬核乘法器和数字时钟管理模块，所述FPGA芯片与后续处理器件相连接。所述FPGA芯片兼具模拟量A/D采样端口、非以太网类数字采样端口、以太网类数字采样端口以及同步信号输入端口，具备并行处理多组数据的能力。本实用新型提供的一种基于完全FPGA采样控制的智能变电站核相仪，比现有的采用单一微处理器控制或微处理器、FPGA混合控制核相仪具备更高的核相精度和稳定性，可以极大加强智能变电站核相设备的工程应用能力，有利于推进智能变电站与智能电网的发展。
文档编号G01R29/18GK202903899SQ20122058363
公开日2013年4月24日 申请日期2012年11月8日 优先权日2012年11月8日
发明者张炜, 汤汉松, 周东顶, 莫汉宗, 罗强, 张耀宇 申请人:江苏凌创电气自动化股份有限公司