专利名称：全光纤相干测风多普勒激光雷达信号处理装置的制作方法
技术领域：
本发明属于高速实时信号采集处理领域，特别设计一种信号采集和处理系统，用 于实现全光纤相干激光测风多普勒雷达中激光回波信号的检测和实时处理。
背景技术：
在各种气象参数中，如风速、云密度、云顶高、水蒸气浓度，温度和压力，对于许多 用户需求，直接风速测量是最有价值的，而且传统的测量手段很难实时获得高分辨的风场 垂直分布。经过实验和比较，激光多普勒测风雷达以其探测时空分辨率高等优越性能成为 近些年来激光测风遥感重点方向。多普勒测风激光雷达可以分为相干探测和非相干探测。非相干探测即直接探测， 直接探测回波信号，利用发射激光和接收激光的频率差推算多普勒频移，从而获得风场信 息。相干探测则是在直接探测的基础上引入一束参考光进行外差相干混频。相干探测相对 于直接探测而言，拥有更高的探测灵敏度，显著的提高了接收信号的信噪比，已经有大量的 理论和实验研究证明了相干探测的优势。在多普勒相干测风激光雷达中，对于不同高度的大气层，低高度的大气层由于距 离激光雷达近，从激光发射到激光雷达回波信号被激光雷达接收到的时间短，越高的大气 层，从激光发射到激光雷达回波信号被激光雷达接收到的时间就越长，因而就可以根据回 波信号被接收到的时间信息来得到大气层的距离信息，把回波信号划为一个个距离门，假 设在该距离门中风速恒定，通过求取每个距离门中的风速信息就可以得到不同高度的风速 fn息ο为了满足一定范围风速风向测量要求，相干探测中系统要求的带宽很高，因此就 必须要求数据采集处理系统有较高的采样率，系统的数据流速度很快，一般系统是先缓 存之后再利用计算机软件进行处理，但是计算机软件处理的速度慢，不能达到实时测量 风场的目的，更不利于系统的集成。有的数据处理系统是利用现场可编程门阵列(Field Programmable Gate Array，简称 FPGA)和数字信号处理器(Digtal SignalProcessor，简称 DSP)组合的形式，用FPGA实现系统的控制，用DSP来实现信号的处理，但是DSP由于是一个 中央处理单元(Central Processing Unit，简称CPU)，它上面运行的算法都是软件实现，存 在指令集，因而就不像FPGA可以用硬件并行实现可以达到很高的速度，并且还涉及到FPGA 和DSP的接口，要在电路板上实现很高的传输速度对于电路板设计和加工也是一个挑战。 而采用基于FPGA的处理系统，可以把算法用硬件实现，并且把很多算法都集成到一块FPGA 来实现还可以到达要求的速度，可以并行的对数据进行处理，实时性更高，利于集成，可以 做到小型化，更加有利于机载或其它方式测风的实施。

发明内容
本发明的目的在于克服上述现有技术的不足，提供一种全光纤相干测风多普勒激 光雷达信号处理装置，以解决用计算机软件和DSP实现所达不到的速度和集成度的问题，4实现高重复频率全光纤相干多普勒激光雷达信号的实时处理问题。本发明的技术解决方案如下一种全光纤相干测风多普勒激光雷达信号处理装置，其特点在于包括模数变换 (Analog to Digtal Converter，简称ADC)模块、用于信号处理的FPGA模块及外围设备， 所述的FPGA模块由高速度高密度FPGA芯片和低速度FPGA芯片构成，其中高速度高密度 FPGA芯片的内部由数据缓存模块、频谱变换模块、功率谱模块、信号累加平均模块、时钟模 块和ADC控制模块组成，低速度FPGA芯片内部由自定义的先进先出(First In First Out, 简称FIFO)组件、NIOS II CPU模块、直接存储器存取控制器(Direct Memory Access，简称 DMA控制器)、通用串行总线控制器(UniversalSerial Bus,简称USB控制器)、Avalon互 联架构、同步动态随机存储器控制器(Synchronous Dynamic Ramdom Access Memory，简称 SDRAM控制器)和Avalon三态桥组成，所述的外围设备包括SDRAM芯片、快闪记忆体芯片 (Flash芯片)、静态随机存储器芯片Gtatic Ramdom Access Memory，简称SRAM芯片)和 USB2. O芯片，所述的SDRAM芯片和USB2. O芯片分别通过所述的SDRAM控制器、USB控制器 与所述的Avalon互联架构相连，所述的外围设备Flash芯片和SRAM芯片都通过Avalon三 态桥连到低速度FPGA芯片内部的Avalon互联架构上；上述构件的连接关系如下在触发信号的触发和ADC控制模块的控制下，测风多普勒激光雷达的模拟回波信 号通过ADC模块转换为数字回波信号，进入高速度高密度FPGA芯片的数据缓存模块依次 存储，当数据达到一定的数量时，该数据缓存模块将存储的信号输出并依次经所述的频谱 变换模块、功率谱模块和信号累加平均模块处理后输入所述的低速度FPGA芯片，在低速度 FPGA芯片中，通过FIFO组件把数据传递到Avalon互联架构中，在NIOSII CPU模块通过 Aval on互联架构对DMA控制器进行配置后，DMA控制器将所述的数据直接通过Avalon互 联架构和SDRAM控制器，从FIFO组件传递到所述的SDRAM芯片中进行存储，同时NIOS II CPU模块通过Avalon互联架构和SDRAM控制器读取SDRAM芯片中的数据，对读取的数据根 据多普勒频移原理，计算速度信息，该速度信息通过USB控制器和USB2. O芯片传输到上位 机进行实时的显示和存储。所述的ADC模块的转换速率范围为200 600百万采样每秒(Million Samples Pei^econd，简称MSPS)，位宽为8 14位。所述的数据缓存模块是利用先进先出FIFO来实现缓存的。所述的频谱变换模块点数为点，其中q的取值范围为7 < q < 9。所述的信号累加平均模块是采用双端口 RAM单元来实现的。一种利用上述的全光纤相干激光测风多普勒雷达信号处理装置进行信号处理的 方法，其特征在于包括以下步骤利用上述的全光纤相干激光测风多普勒雷达信号处理装置进行信号处理的方法， 其特点在于包括以下步骤①初始状态，所述的信号累加平均模块处于清零状态，即其内部的存储器所存储 的值均为零，同时其内部的触发信号计数值也清零；②在触发信号的触发和ADC控制模块的控制下，ADC模块将测风多普勒激光雷达 的模拟回波信号转变为数字回波信号并输入所述的数据缓存模块依次缓存所接收的数字 信号，然后按先进先出的原则输入所述的频谱变换模块；
③所述的频谱变换模块将依次接收的共个数字信号按个数字信号为一个 距离门分为N个距离门，并将每个距离门的数字信号进行快速傅里叶变换，得到每个距离 门的信号频谱，再通过功率谱模块得到N个距离门的功率谱并且输入到所述的累加平均模 块；④所述的累加平均模块首先令其内部的触发信号计数值加1，然后判断所述的计 数值是否小于Ni，若触发信号计数值小于Ni，所述的累加平均模块依次读取内部存储器中 Ν*〗^个点位的数字信号(71)并与从功率谱模块输入的Ν*〗^个点位的数据对应相加得到对 应相加的结果并存储到内部存储器的相应的点位中，然后进入步骤⑤；当触发信号计数值 等于Ni，则转入步骤⑥；⑤重复步骤② ④；⑥所述的累加平均模块依次读取内部存储器中Ν*〗^个点位的数字信号并与从功 率谱模块依次输出的个点位的数据对应相加再除以m获得该相应点的平均值，从而 得到累加平均功率谱数据，该累加平均功率谱数据由累加平均模块通过FIFO组件传递到 Avalon互联架构中，同时所述的累加平均模块把内部存储器清零和触发信号计数值清零；⑦所述的NIOS II CPU模块通过Avalon互联架构对DMA控制器进行配置，所述 的DMA控制器将所述的累加平均功率谱数据直接通过Avalon互联架构和SDRAM控制器，从 FIFO组件传递到所述的SDRAM芯片中进行存储，同时NIOS II CPU模块通过Avalon互联架 构和SDRAM控制器读取SDRAM芯片中的累加平均功率谱数据，然后对所述的累加平均功率 谱数据求每一个距离门序数范围为5 2^的功率谱的最大值所对应序数M，再利用下式求 该M点对应的模拟频率
权利要求
1.一种全光纤相干测风多普勒激光雷达信号处理装置，其特征在于包括ADC模块 (12)、用于信号处理的FPGA模块及外围设备，所述的FPGA模块由高速度高密度FPGA芯片 (16)和低速度FPGA芯片(17)构成，其中高速度高密度FPGA芯片(16)的内部由数据缓存 模块(161)、频谱变换模块(162)、功率谱模块(163)、信号累加平均模块(164)、时钟模块 (14)和ADC控制模块(15)组成，低速度FPGA芯片(17)内部由FIFO组件(171)、NIOS II CPU 模块(172)、DMA 控制器(173)、USB 控制器(174)、Avalon 互联架构(175)、SDRAM 控制 器(176)和Avalon三态桥(177)组成，所述的外围设备包括SDRAM芯片(18)、Flash芯片 (19)、SRAM 芯片(110)和 USB2.0 芯片(111)，所述的 SDRAM 芯片(18)和 USB2. O 芯片(111) 分别通过所述的SDRAM控制器(176)、USB控制器(174)与所述的Avalon互联架构(175) 相连，所述的外围设备Flash芯片(19)和SRAM芯片(110)都通过Avalon三态桥(177)连 到FPGA芯片内部的Avalon互联架构(175)上；上述构件的连接关系如下在触发信号(1 的触发和ADC控制模块(1 的控制下，测风多普勒激光雷达的模拟 回波信号(11)通过ADC模块(12)转换为数字回波信号并进入高速度高密度FPGA芯 片(16)的数据缓存模块(161)存储，当数据达到一定的数量时，该数据缓存模块(161)将 存储的信号输出并依次经所述的频谱变换模块(162)、功率谱模块(16 和信号累加平均 模块(164)处理后输入所述的低速度FPGA芯片(17)，在低速度FPGA芯片(17)中，通过 FIFO组件(171)把数据传递到Avalon互联架构(175)中，在NIOS II CPU模块(172)通过 Avalon互联架构(175)对DMA控制器(173)进行配置后，所述的控制器(173)将所述的数 据直接通过Avalon互联架构(17 和SDRAM控制器(176)，从FIFO组件(171)传递到所述 的SDRAM芯片(18)中存储，同时NIOS II CPU模块(172)通过Avalon互联架构(175)和 SDRAM控制器(176)读取SDRAM芯片(18)中的数据，对读取的数据根据多普勒频移原理，计 算速度信息，该速度信息通过USB控制器(174)和USB2.0芯片(111)传输到上位机(112) 进行实时的显示和存储。
2.根据权利要求1所述的全光纤相干激光测风多普勒雷达信号处理装置，其特征在于 所述的ADC模块(1 的转换速率范围为200 600MSPS，位宽为8 14位。
3.根据权利要求1所述的全光纤相干激光测风多普勒雷达信号处理装置，其特征在 于所述的数据缓存模块(161)是利用先进先出来实现缓存的。
4.根据权利要求1所述的全光纤相干激光测风多普勒雷达信号处理装置，其特征在于 所述的频谱变换模块(162)点数为点，其中q的取值范围为7 < q < 9。
5.根据权利要求1所述的全光纤相干激光测风多普勒雷达信号处理装置，其特征在于 所述的信号累加平均模块(164)是采用双端口 RAM单元来实现的。
6.利用权利要求1所述的全光纤相干激光测风多普勒雷达信号处理装置进行信号处 理的方法，其特征在于包括以下步骤①初始状态，所述的信号累加平均模块(164)处于清零状态，即其内部的存储器所存 储的值均为零，同时其内部的触发信号计数值也清零；②在触发信号(1 的触发和ADC控制模块(1 的控制下，ADC模块(1 将测风多 普勒激光雷达的模拟回波信号(11)转变为数字回波信号并输入所述的数据缓存模 块(161)依次缓存所接收的数字信号，然后按先进先出的原则输入所述的频谱变换模块 (162)；③所述的频谱变换模块(16 将依次接收的共个数字信号按个数字信号为一 个距离门分为N个距离门，并将每个距离门的数字信号进行快速傅里叶变换，得到每个距 离门的信号频谱，再通过功率谱模块(163)得到N个距离门的功率谱(31)并且输入到所述 的累加平均模块(164)；④所述的累加平均模块(164)首先令其内部的触发信号计数值加1，然后判断所述的 计数值是否小于Ni，若触发信号计数值小于Ni，所述的累加平均模块(164)依次读取内部 存储器中Ν*〗^个点位的数字信号(71)并与从功率谱模块(163)输入的Ν*〗^个点位的数据 (31)对应相加得到对应相加的结果(7 并存储到内部存储器的相应的点位中，然后进入 步骤⑤；当触发信号计数值等于Ni，则转入步骤⑥；⑤重复步骤② ④；⑥所述的累加平均模块(164)依次读取内部存储器中个点位的数字信号(71)并 与从功率谱模块(16 依次输出的个点位的数据(31)对应相加再除以m获得该相 应点的平均值(73)，从而得到累加平均功率谱数据(41)，该累加平均功率谱数据由累 加平均模块(164)通过FIFO组件(171)传递到Avalon互联架构(175)中，同时所述的累 加平均模块(164)把内部存储器清零和触发信号计数值清零；⑦所述的NIOSII CPU模块(172)通过Avalon互联架构(175)对DMA控制器(173) 进行配置，所述的DMA控制器(17 将所述的累加平均功率谱数据Gl)直接通过Avalon 互联架构(175)和SDRAM控制器(176)，从FIFO组件(171)传递到所述的SDRAM芯片(18) 中进行存储，同时NIOS II CPU模块(172)通过Avalon互联架构(175)和SDRAM控制器 (176)读取SDRAM芯片(18)中的累加平均功率谱数据(41)，然后对所述的累加平均功率谱 数据Gl)求每一个距离门序数范围为5 2^的功率谱的最大值所对应序数M(42)，再利 用下式求该M点对应的模拟频率
全文摘要
一种全光纤相干激光测风多普勒雷达信号处理装置，包括模数变换模块、用于信号处理的FPGA模块及外围设备，所述的FPGA模块由高速度高密度FPGA芯片和低速度FPGA芯片构成，本发明可以实时处理全光纤相干激光测风多普勒雷达的回波信号，具有硬件容易升级，集成度高，性能稳定的特点。
文档编号G01S17/95GK102043144SQ201010517620
公开日2011年5月4日 申请日期2010年10月22日 优先权日2010年10月22日
发明者刘继桥, 张勇成, 陈卫标 申请人:中国科学院上海光学精密机械研究所