专利名称：一种半导体器件反向击穿电压测试系统的制作方法
技术领域：
本发明属于器件测试技术领域，更为具体地讲，涉及一种半导体器件反向击穿电压测试系统。
背景技术：
半导体器件种类繁多、使用灵活、应用广泛、成本低廉，相比其它集成电路具有特殊性，如大功率、高反压、高频等，具备某些应用中的不可替代性。这些特点使半导体分立器件市场需求依然庞大，半导体分立器件产业依然稳步发展。半导体分立器件需求数量巨大，因此如何在大规模量产的同时保证半导体分立器件的特性参数达标就成为衡量各生产厂商生产实力和生产效益的一关键大问题。测试是半导体分立器件生产不可缺少的环节，是保证产品质量的重要手段。高速、高精度、高通用性的半导体器件测试系统能完成半导体器件参数的自动化测试，对降低分立器件生产厂商生产成本，提高生产效率，增强市场竞争力具有重要意义。反向击穿电压的测试是半导体器件测试不可或缺的一部分，其本身电压高、电流小的特点使其成为测试的一个难点。如何在半导体器件测试系统中实现反向击穿电压的快速、高精度、可靠安全的测试是研究半导体器件测试的一个关键问题，对提高半导体器件测试效率具有重要意义。。

发明内容
本发明的目的在于克服现有技术的不足，提供一种半导体器件反向击穿电压测试系统，以实现快速、高精度测试半导体器件反向击穿电压。为实现以上目的，本发明一种半导体器件反向击穿电压测试系统，其特征在于，包括CPU、FPGA控制逻辑单元、高压激励源、测压电路、测流电路、模数转换电路以及电流监测电路；CPU配置高压激励源的斜坡电压输出信号的参数一幅度范围与斜率，FPGA控制逻辑单元产生指定幅度与斜率的斜坡电压数字信号给高压激励源，高压激励源将斜坡电压数字信号转换为对应的斜坡电压反向加载到半导体器件上；测压电路对反向加载到半导体器件上电压进行测量，并送入模数转换电路；测流电路对半导体器件反向电流进行测试，并将其输出到电流监测电路中与设定的电流监测阈值进行比较，如果大于设定的电流监测阈值，则输出电流监测信号给FPGA控制逻辑单元启动AD转换启动模数转换电路的AD转换器，对测压电路测得的电压进行AD转换，转换后的数据读入FPGA控制逻辑单元的A/D数据寄存器中，CPU读取A/D数据寄存器中的数据，从而获得半导体器件反向击穿电压，AD转换结束时，FPGA控制逻辑单元断开高压激励源的输出。本发明的目的是这样实现的本发明半导体器件反向击穿电压测试系统，通过FPGA控制逻辑单元产生逐步增加的斜坡电压数字信号给高压激励源，输出斜坡电压反向加载到半导体器件上，然后，通过测流电路对半导体器件反向电流进行测试，如果大于设定的电流监测阈值，则输出电流监测信号给FPGA控制逻辑单元启动AD转换，对测压电路测得的电压进行AD转换，得到半导体器件反向击穿电压，同时断开高压激励源的输出。与传统的静态测试方法相比，不需要等待半导体器件两端施加的反向电压稳定(稳定时间在ms级)，这样不仅减少了测试的时间， 减少了半导体器件损坏的风险，而且还会减小由于半导体器件温度上升而影响到最终的测试结果，从而提高了测试效率和精度。


图1是PN结伏安特性曲线图2是现有技术反向击穿电压测试方法与本发明中测试方法流程对照图3是现有技术反向击穿电压测试方法与本发明中测试方法的测试曲线对照图4是本发明半导体器件反向击穿电压测试系统一种具体实施方式
原理框图5是图4所示FPGA控制逻辑单元的原理框图6是图5所示状态控制机的状态转换图7是图4所示高压激励源的电原理图8是图4所示测压电路的电原理图9是图4所不测流电路的电原理图10是图4所箝位电路的电原理图11是反向击穿电压测试的一具体实施方式
流程图12是高压激励源斜坡电压一具体波形图。
具体实施方式
下面结合附图对本发明的具体实施方式
进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。
1、反向击穿电压测试原理
反向击穿电压是多数半导体器件的一项重要参数，是PN结反向击穿时两端的电压。PN结伏安特性如图1所示，当PN结两端的反向电压超过一定值Ubk后，饱和电流(A点处)会急剧增加，此时PN结发生反向击穿，Ubk就是反向击穿电压。
反向击穿电压的测试可转换为寻找PN结饱和电流急剧增加的状态。此状态下PN 结两端的电压就是半导体器件待测的反向击穿电压，可将PN结的反向电流Is与电流阈值 Ibem (该值可参照器件手册设置)比较来量化PN结反向电流急剧增加的状态，如下式所示。
权利要求
1.一种半导体器件反向击穿电压测试系统，其特征在于，包括CPU、FPGA控制逻辑单元、高压激励源、测压电路、测流电路、模数转换电路以及电流监测电路； CPU配置高压激励源的斜坡电压输出信号的参数一幅度范围与斜率，FPGA控制逻辑单元产生指定幅度与斜率的斜坡电压数字信号给高压激励源，高压激励源将斜坡电压数字信号转换为对应的斜坡电压反向加载到半导体器件上； 测压电路对反向加载到半导体器件上电压进行测量，并送入模数转换电路； 测流电路对半导体器件反向电流进行测试，并将其输出到流监测电路中与设定的电流监测阈值进行比较，如果大于设定的电流监测阈值，则输出电流监测信号给FPGA控制逻辑单元启动AD转换启动模数转换电路的AD转换器,对测压电路测得的电压进行AD转换,转换后的数据读入FPGA控制逻辑单元的A/D数据寄存器中，CPU读取A/D数据寄存器中的数据，从而获得半导体器件反向击穿电压，AD转换结束时，FPGA控制逻辑断开高压激励源的输出。
2.根据权利要求1所述的反向击穿电压测试系统，其特征在于，还包括箝位电路，测流电路对半导体器件反向电流的测试输出同时还输出到箝位电路中，与箝位电流阈值进行比较，如果大于，则输出箝位信号给FPGA控制逻辑单元，FPGA控制逻辑单元控制下，高压激励源断开输出，从而达到保护目的。
3.根据权利要求1所述的反向击穿电压测试系统，其特征在于，在模数转换电路中增加了二路模拟选择开关变为测压测流选择与模数转换电路，完成施加电压并测量电流的功能，在执行该功能时，CPU 二路模拟选择开关选择测流电路的输出，进行电流测量。
4.根据权利要求3所述的反向击穿电压测试系统，其特征在于，所述的FPGA控制逻辑单元包括箝位控制逻辑、电流监测控制逻辑、电压档位控制逻辑、电流档位控制逻辑、高压激励源DAC接口控制逻辑，ADC接口控制逻辑、自动反向击穿电压测试AUTO_TBV控制逻辑以及选择测流测压与高压激励源极性选择电源关断控制逻辑； 箝位控制逻辑CPU通过系统总线将箝位电流阈值写入到括箝位控制逻辑的箝位DAC接口控制中，箝位DAC接口控制输出数字的箝位电流阈值DACl到箝位电路中，经过DAC变为模拟信号，并经过缓冲电路后输出相应大小的箝位电流阈值，在比较器中与测流电路对半导体器件反向电流的测试输出进行比较，如果小于，则输出箝位信号给FPGA控制逻辑单元，FPGA控制逻辑单元设置箝位标志状态寄存器的值为’ I’，并输出关闭高压激励源信号，即将关闭高压激励源信号设置为’ I’ ; 在发生保护的情形消除后，CPU通过系统总线将箝位标志状态寄存器的值清零即为’ O’，并将关闭高压激励源信号设置为无效，即为’ O’ ； 电流监测控制逻辑CPU通过系统总线将电流监测阈值写入到电流监测控制逻辑的电流监测DAC接口控制中，电流监测DAC接口控制输出数字的电流监测阈值DAC2到电流监测电路中，经过DAC变为模拟信号，并经过缓冲电路后输出相应大小的电流监测阈值，在比较器中与测流电路对半导体器件反向电流的测试输出进行比较，如果小于，则输出电流监测信号给FPGA控制逻辑单元，FPGA控制逻辑单元设置电流监测标志状态寄存器的值为’ I’，在反向击穿电压测试结束后，CPU通过系统总线将电流监测标志状态寄存器的值清零即为，O，;同时，电流监测信号还输出给自动反向击穿电压测试AUTO_TBV控制逻辑，作为状态转换的条件；测压档位控制逻辑CPU通过系统总线将测压档位写入到测压档位控制中，然后测压档位控制输出电压档位信号给测压电路，改变测压电路的增益，从而适应不同大小电压的测试; 测流档位控制逻辑CPU通过系统总线将测流档位写入到测流档位控制中，然后测流档位控制输出电流档位信号给测流电路，选择测流电路的采样电阻，从而适应不同大小电流的测试； ADC接ロ控制逻辑控制测压测流选择与模数转换电路中的ADC芯片执行A/D转换，并将转换后的数据读回其A/D数据寄存器中； 高压激励源DAC接ロ控制逻辑负责设置高压激励源输出电压，即DAC3 ;该部分有两种工作模式a、在线模式-只接受CPU控制，启动DA信号DA_en为’0’，其待转换的电压数据来自CPU ;b、脱机模式-只接受自动反向击穿电压测试AUTO_TBV控制逻辑控制，启动DA信号DA_ en为’ I’，其待转换的电压数据来自自动反向击穿电压测试AUTO_TBV控制逻辑；自动反向击穿电压测试AUTO_TBV控制逻辑负责执行半导体器件反向击穿电压的脱机测试，产生斜坡电压、测回待测电压。CPU不直接控制测试的具体过程，仅负责初始化该模块设置激励电压的起始值、步进值、終止值、延时值；控制该模块开始或停止工作；读取状态寄存器的值 CPU通过系统总线对自动反向击穿电压测试AUTO_TBV控制逻辑中的状态控制机的起始值min、步进值step、终止值max进行设置，设置完毕后，状态控制机开始工作，进入空闲状态idle，开始如下的转换 空闲状态idle :在CPU通过系统总线给出的使能状态机信号en有效后，初始化启动AD信号AD_en、启动DA信号DA_en、启动延时器信号Cnt_en为无效，即值为’ 0’，初始化DA转换数据寄存器temp的值为min,跳转到累加状态add ;如果使能状态机信号en无效,则一直处于空闲状态idle ； 累加状态add DA转换数据寄存器temp的值累加步进值step,跳转到判断状态juge ；判断状态juge :若箝位信号与电流监测信号均无效，则DA使能信号DA_en=l，控制高压激励源DAC接ロ控制逻辑进入脱机模式，启动D/A转换，DA转换数据寄存器temp的值作为DA数据输出给高压激励源DAC接ロ控制逻辑，然后跳转到数模转换状态DA ； 若箝位信号无效且电流监测信号有效，则AD使能信号AD_en=l，控制ADC接ロ控制逻辑进入脱机模式，启动A/D转换，跳转到模数转换状态AD ； 若箝位信号有效或者DA转换数据寄存器的值超过终止值max，则进入结束状态end ；数模转换状态DA :高压激励源DAC接ロ控制逻辑输出电压即DAC3，在高压激励源的DAC转换器中进行D/A转换，等待D/A转换结束；若转换没完成即DA_end=0，则停留在此状态；若完成转换即DA_end=l，则置延时使能信号Cnt_en为1，使能延时器并将DA使能信号DA_en清零,进入延时状态delay ； 延时状态delay :等待延时结束，若延时器输出的延时结束信号Cnt_end无效，则停留在本状态；若延时结束信号Cnt_end有效，将延时使能信号Cnt_en清零，进入累加状态add ； 模数转换状态AD :ADC接ロ控制逻辑输出控制测压测流选择与模数转换电路的AD转换器进行A/D转换，等待A/D转换结束；若ADC接ロ控制逻辑输出AD转换结束信号AD_end有效，则将AD使能信号AD_en信号清零，进入结束状态end ； 结束状态end :将使能状态机信号en信号清零，跳转到空闲状态idle ;设置状态寄存器 S 的值sQ=箝位信号，s1=AD_end, S2= (temp>max)(即 temp>max 为 I, temp ^ max 为 O);CPU的程序读取设置状态寄存器S的值，做相应的处理
全文摘要
本发明公开了一种半导体器件反向击穿电压测试系统，通过FPGA控制逻辑单元产生逐步增加的斜坡电压数字信号给高压激励源，输出斜坡电压反向加载到半导体器件上，然后，通过测流电路对半导体器件反向电流进行测试，如果大于设定的电流监测阈值，则输出电流监测信号给FPGA控制逻辑单元启动AD转换，对测压电路测得的电压进行AD转换，得到半导体器件反向击穿电压，同时停止斜坡电压的增加。与传统的静态测试方法相比，不需要等待半导体器件两端施加的反向电压稳定(稳定时间在ms级)，这样不仅减少了测试的时间，减少了半导体器件损坏的风险，而且还会减小由于半导体器件温度上升而影响到最终的测试结果，从而提高了测试效率和精度。
文档编号G01R31/26GK103048600SQ201210513098
公开日2013年4月17日 申请日期2012年12月5日 优先权日2012年12月5日
发明者詹惠琴, 姚明生, 白雷, 古天祥, 李硕 申请人:电子科技大学