专利名称：重新配置集成电路芯片的器件引脚的测试模式控制电路的制作方法
技术领域：
本发明涉及一种用于重新配置集成电路芯片的器件引脚的测试模式控制电路，使该器件引脚在测试模式下作为测试引脚，然后恢复到其在正常模式下的器件引脚功能。
背景技术：
今天，高分辨率模拟-数字转换器(ADC)被组装在更小几何尺寸、更少引脚计数的封装内。具有少到只有6个引脚的小外形封装就是良好的范例。由于没有足够的引脚来提供所需的功能，该少引脚数目引起了特殊的对于高分辨率模拟-数字转换器的设计问题。传统上，模拟-数字转换器具有模拟输入引脚、专用参考输入、用于模拟和数字电路二者的独立电源以及数据接口。
所有这些功能已被合并到6个引脚中。模拟输入需要1个引脚、电源/参考需要2个引脚，数字接口需要3个引脚以便允许至微处理器和数字信号处理器(DSP)的标准连接。高分辨率模拟-数字转换器通常需要某种形式的片内微调以实现所需的精确组件精度，并且这需要在测试模式期间将数据写入到所述部分中。
AVDD正电源和参考AGND负电源和参考AIN 待数字化的模拟输入信号SCLK数据接口串行时钟输入CSB 数据接口成帧信号和采样/转换输入DOUT数据接口输出数据采用这种标准数字接口引脚分配不可能将数据写入到集成电路中。AIN是一个非常灵敏的模拟输入，因此，通过这个引脚多路复用测试数据是不明智的。SCLK是控制模拟-数字转换的串行时钟。CSB是片选信号。由于减少了引脚数目，这个输入已经被复用为转换开始(采样)信号和用于输出数据的帧同步信号。DOUT是一个专用的输出引脚。当CSB处于逻辑低电平时，它输出转换数据，而当CSB处于逻辑高电平时，它呈现高阻抗。多个模拟-数字转换器被链接在一起以使用一个公共时钟和线或(wire-ored)数据输出时，使用该高阻抗状态。
小形状因子、手持式和用电池供电的设备正在推动着封装技术朝向更小几何尺寸和更少引脚计数。为了迎接这种挑战，更多产品不得不牺牲专用测试模式引脚。在新产品设计中的另一个日益普遍的特征是，在制造晶片之后、设计一种可以被编程为一族衍生部件的通用电路的能力。传统上这是通过单独的显影和/或金属掩模实现的。随着工艺技术的缩短和晶片尺寸的增加，来自一批晶片的良好基片的数量可以超过特定金属掩模衍生产品的终生销售(lifetime sale)。诸如模拟-数字转换器、开关和多工器的产品不具备专用的测试模式或测试入口，所以需要有一个工作区(wordaround)来处理微调和配置(衍生产品)问题。

发明内容
因此，本发明的一个目的是，提供一种改进的测试模式控制电路，用于重新配置集成电路芯片的器件引脚，最初处于用于微调/重新配置相关电路的测试模式。
本发明的另一个目的是，提供这样一种改进的测试模式控制电路，用于重新配置集成电路芯片的器件引脚，在测试模式下使用一个正常器件引脚作为测试引脚，然后，当测试模式的微调/重新配置完成后，将其恢复为其器件引脚功能。
本发明的又一个目的是，提供这样一种改进的测试模式控制电路，用于重新配置集成电路芯片的器件引脚，其中，响应于一个单独输入引脚的逻辑状态，该器件引脚被从测试引脚重新配置回器件引脚功能。
本发明的再一个目的是，提供这样一种改进的测试模式控制电路，用于重新配置集成电路芯片的器件引脚，使能较少引脚计数的集成电路芯片封装的测试入口。
本发明的还一个目的是，提供这样一种改进的测试模式控制电路，用于重新配置集成电路芯片的器件引脚，使能诸如模拟-数字转换器的更精密集成电路的片内测试。
本发明的另一个目的是，提供这样一种改进的测试模式控制电路，用于重新配置集成电路芯片的器件引脚，使得容易地将普通设计重新配置为多种标准部件。
本发明产生于实现至即使是较少引脚计数的集成电路芯片的测试入口而微调和重新配置集成电路，这可以通过在第二引脚的逻辑状态的控制下重新配置一个器件引脚作为测试引脚，结合使用在生产过程中被预先设置为测试模式并且可被用来永久性地微调和/或重新配置组件的芯片上可编程阵列来实现，此后，它可以被重新设置为正常模式，以便重建所述器件引脚的正常功能。
本发明特征在于一个测试模式控制电路，用于重新配置最初被配置为测试模式的集成电路芯片的器件引脚。一个输入寄存器向集成电路芯片上的一个或多个组件提供微调/配置数据。有一个器件引脚和一个输出寄存器用于从集成电路芯片上的集成电路接收输出数据，该集成电路的一个或多个元件已经被微调/重新配置。输入/输出逻辑电路控制该器件引脚作为测试引脚工作，以便有选择地向输入寄存器传送微调/配置数据，以及从输出寄存器接收输出数据。可编程阵列包括多个逻辑状态元件，用于永久性地映射来自输入寄存器的微调/配置数据的选定集合。该可编程阵列包括一个测试位。开关系统，用于当测试位处于第一(测试)模式时，向该集成电路上的一个或多个组件提供微调/配置数据，以及当该测试位处于第二(正常)模式时，向各组件提供永久性地映射的微调/配置数据。
在一个优选实施例中，该开关系统可以包括一个多路复用器。逻辑状态元件可以包括熔丝、反熔丝、电擦除可编程只读存储器(EEPROM)或者类似的器件。该测试位最初可处于第一(测试)模式。该输入/输出逻辑电路可以响应于第二引脚和测试位的逻辑状态，使器件引脚有选择地输出或输入数据。该输入/输出逻辑电路可以响应于处于测试模式下的测试位以及处于第一和第二状态之一的第二引脚，对所述器件引脚进行配置，使之分别提供输入和输出数据，并且可以响应于处于正常模式下的测试位以及处于第一和第二状态之一的第二引脚，对所述器件引脚进行配置，使之分别提供高阻抗和输出数据。


通过以下优选实施例的说明和附图，将使本领域技术人员了解本发明的其他各项目的、特征以及优点，在诸附图中图1是根据本发明的用于重新配置一个器件引脚暂时作为一个测试引脚的测试模式控制电路的示意性方框图；图2示出图1的SCLK、CSB以及DOUT引脚在正常模式下的波形；以及图3示出图1的SCLK、CSB以及DOUT引脚在测试模式下的波形。
具体实施例方式
除了下面所公开的(各)优选实施例以外，本发明还能够是其他的实施例，并且以各种各样的方式来实现或实践。因此，需要理解的是，本发明在其应用中并不局限于在以下的说明中所陈述的或者在诸附图中所图解的那些结构细节以及组件安排。
图1示出根据本发明的测试模式控制电路10，它被包含在集成电路芯片12中，该集成电路芯片12通常包括多个其他集成电路(未示出)，诸如模拟-数字转换器(ADC)和其他电路。测试模式控制电路10包括输出移位寄存器14、输入移位寄存器16、可编程阵列18与测试位级19、诸如多路复用器22的开关系统20以及输入/输出逻辑电路24。还提供了器件引脚或焊盘26，例如，它可以是如图所示的DOUT引脚。在这个实施例中，在正常工作模式下，器件焊盘或引脚26提供数据输出。在测试模式下，根据本发明，器件引脚26根据输入/输出逻辑电路24的状态，用来传递输入数据或者接收输出数据。最初，在完成集成电路芯片12的制造之后，测试模式控制电路10被预先设置为测试模式。在测试模式下完成了微调和重新配置之后，控制电路10返回到正常模式，并且器件引脚26将再次以正常模式工作，以提供输出数据或高阻抗输出。还提供了时钟焊盘或引脚28，提供诸如SCLK的时钟信号，使数据以同步于时钟的方式通过输出移位寄存器14和输入移位寄存器16。第二器件引脚30向输入/输出电路24提供诸如片选条信号或CSB信号的逻辑信号，其逻辑状态决定了器件引脚26是接收输入数据还是输出数据。
在这个实施例中，输入/输出逻辑电路24包括与门32、输出缓冲放大器34和输入缓冲放大器36。最初，在测试模式中测试位被设置为高电平，当来自CSB 30的输入为高电平时，与门32将提供一个高电平输出。来自与门32的该高电平输出将使得缓冲放大器36将来自DOUT引脚26的指令输入数据送往输入移位寄存器16。来自引脚30的CSB信号的相同高电平状态在38被反相，并禁止输出缓冲器34，因此，输出移位寄存器14中的数据不能被送往器件引脚26。输出移位寄存器14中的数据有选择地来自集成电路芯片12上的任何一个集成电路。例如，在模拟-数字转换器(ADC)的情况下，输出移位寄存器14中的数据可以是ADC转换的结果。
当来自引脚30的CSB信号的逻辑状态改变为低电平时，与门32具有一个低电平输出，因此禁止缓冲放大器36，因此输入数据将不再被提供给输入移位寄存器16。然而，当信号的低电平状态被反相器38转换时，使能缓冲器34，因此，现在它将来自输出移位寄存器14的数据送往器件引脚26。
在工作中，开关系统20或者多路复用器22被启动以将来自输入移位寄存器16的指令输入数据送往芯片12上的一个或多个集成电路中的微调/配置开关。然后，被微调/配置的电路运行以提供一个送往输出移位寄存器14的输出。响应于第二引脚30上的适当逻辑状态，该输出通过缓冲放大器34被送往器件引脚26，并且，随后由(未示出或者这里相关的)评估和测试电路再检查。若发现该输出不精确或不可接受，则另一组数据指令将被装入输入移位寄存器16，并且这些数据指令将通过多路复用器22被送往同一电路的微调/配置开关。此种操作继续直到评估结果表明输出是精确和可以接受的为止。可以对于集成电路芯片12上的一个或多个集成电路进行此项操作。
当全部操作完成时，输入移位寄存器16中现存的各微调/配置开关的特定安排被送往可编程阵列18，其逻辑元件中的每一个可以是一个熔丝、一个反熔丝、一个EEPROM或者类似器件，调节可编程阵列18以反映输入移位寄存器16中的“1”或“0”数据指令的映像。该映像将那些逻辑状态永久性地装载到可编程阵列18中，并将测试位级19的状态从“接通”改变为“断开”，因此系统现在从测试模式进入正常模式。在这种状态下，随着在级19中的熔丝位断开，多路复用器22使来自输入移位寄存器16的输入失效，因此，现在它仅接收来自可编程阵列18的逻辑元件的输入。并且器件引脚26已经被重新配置以执行与其测试引脚功能相对的器件引脚功能。
如下列真值表(表1)所示，当测试位级19保持“1”时，系统处于测试模式，而当保持“0”时，系统处于正常模式。
表1CSB测试位器件引脚261 1输入数据0 1输出数据1 0高阻抗0 0输出数据因此，当焊盘/引脚30的逻辑状态(例如CSB信号)为“1”时，器件引脚26处于接收输入数据的状态。当CSB的逻辑状态为“0”并且测试位级19仍然保持“1”(表示测试模式)时，器件引脚26处于接收输出数据的状态。与此相反，当测试位级保持“0”并且系统处于正常模式(逻辑状态为“1”)时，在焊盘/引脚30处产生一个高阻抗输出，而逻辑状态“0”使器件的输出引脚用于输出数据。要注意的是，不管测试位的状态是“1”还是“0”，当第二引脚30处于“0”时，器件引脚26总是处于接收输出数据的状态。换句话说，每当第二引脚30处于“0”时，不管测试位的状态如何，器件引脚26都处于接收输出数据的状态。
图2示出了SCLK 28a、CSB 30a以及DOUT信号26a。SCLK28a是一个传统时钟信号，CSB 30a有两种状态，即，高电平状态40和低电平状态42。在高电平状态40期间，DOUT信号26a是三态系统中的高阻抗状态44。当CSB 30a的低电平状态42期间，数据46将按照时钟从器件引脚26送出。在CSB 30a的低电平状态42的结束，DOUT再次返回高阻抗值44。相反，在图3的测试模式下，当SCLK28a和CSB 30a保持相同时，当CSB 30a为高电平时，DOUT信号26b被激活以接收输入50，而当CSB 30a为低电平时接收输出52。
因此，本发明的改进的测试模式控制电路重新配置集成电路芯片的器件引脚，最初处于测试模式以便微调/配置集成电路或集成电路芯片上的电路。在测试模式下，本系统使用第二引脚逻辑状态(例如CSB信号的逻辑状态)来控制器件引脚的功能作为测试引脚，由此保存引脚使用和空间，还能更精确地测试、甚至将普通设计重新配置为各种标准部件。
尽管本发明的某些特定特征在某些附图中示出，而没有出现在其他地方，但是这只是为了方便起见，因为根据本发明每一特征可以与任何或所有其他特征相结合。这里使用的“含有”、“包括”、“具有”以及“带有”等词应当被解释为广义的和综合性的，并且不限于任何物理的相互连接。而且，在本主题申请中公开的任何实施例并不被作为唯一可能的实施例。
本领域技术人员将能看到其他的各实施例，它们均处于所附权利要求的范围内。
权利要求
1.一种测试模式控制电路，用于重新配置最初被配置为测试模式的集成电路芯片的器件引脚，该电路包括输入寄存器，用于向集成电路芯片上的一个或多个组件提供微调/配置数据；器件引脚；输出寄存器，用于从所述集成电路芯片上的集成电路接收输出数据，所述集成电路已经有一个或多个元件被微调/被重新配置；输入/输出逻辑电路，用于控制所述器件引脚作为一个测试引脚工作，以便有选择地向所述输入寄存器传送所述微调/配置数据，以及从所述输出寄存器接收输出数据；可编程阵列，包括多个逻辑状态元件，用于永久性地映射来自所述输入寄存器的所述微调/配置数据的选定集合，所述可编程阵列包括一个测试位；以及开关系统，用于当所述测试位处于第一，即测试模式时，向所述集成电路上的所述一个或多个组件提供所述微调/配置数据，以及当所述测试位处于第二，即正常模式时，向所述组件提供所述永久性地映射的微调/配置数据。
2.如权利要求1所述的测试模式控制电路，其中，所述开关系统包括一个多路复用器。
3.如权利要求1所述的测试模式控制电路，其中，所述逻辑状态元件包括熔丝。
4.如权利要求1所述的测试模式控制电路，其中，所述逻辑状态元件包括反熔丝。
5.如权利要求1所述的测试模式控制电路，其中，所述逻辑状态元件包括电擦除可编程只读存储器(EEPROM)。
6.如权利要求1所述的测试模式控制电路，其中，所述测试位最初被设置为所述第一，即测试模式。
7.如权利要求1所述的测试模式控制电路，其中，所述输入/输出逻辑电路响应于第二引脚和所述测试位的逻辑状态，使所述器件引脚有选择地输出和输入数据。
8.如权利要求7所述的测试模式控制电路，其中，所述输入/输出逻辑电路响应于被设置为测试模式的测试位以及处于第一和第二状态之一的所述第二引脚，对所述器件引脚进行配置，使之分别提供输入和输出数据，以及响应于被设置为正常模式的测试位以及处于第一和第二状态之一的所述第二引脚，对所述器件引脚进行配置，使之分别提供高阻抗和输出数据。
全文摘要
一种测试模式控制电路，用于重新配置最初被配置为测试模式的集成电路芯片的器件引脚，该电路包括输入移位寄存器，用于向集成电路芯片上的一个或多个组件提供微调/配置数据；器件引脚；输出移位寄存器，用于从集成电路芯片上的集成电路接收输出数据，所述集成电路已经有一个或多个元件被微调/配置；输入/输出逻辑电路，用于控制所述器件引脚作为一个测试引脚工作，以便有选择地向输入寄存器传送微调/配置数据，以及从输出寄存器接收输出数据；可编程阵列，包括多个逻辑状态元件，用于永久性地映射来自输入寄存器的微调/配置数据的一个选定集合，该可编程阵列包括一个测试位；以及开关系统，用于当该测试位处于第一，即测试模式时，向集成电路上的一个或多个组件提供微调/配置数据，以及当测试位处于第二，即正常模式时，向各组件提供永久性地映射的微调/配置数据。
文档编号G01R27/00GK1692367SQ03824554
公开日2005年11月2日 申请日期2003年9月23日 优先权日2002年9月24日
发明者科林·S·麦金托什, 科林·普赖斯 申请人:阿纳洛格装置公司