专利名称：基于硬件平台的门级功耗分析装置及方法
技术领域：
本发明涉及集成电路设计领域，特别涉及一种基于硬件平台的门级功耗分析装置及方法。
背景技术：
超大規模(VLSI)集成电路的功耗随着集成电路制造技术的发展成倍增长，而功耗及散热问题一直是制约着集成电路设计的重要因素，它不但影响着电池的连续工作时间及散热量，更在很大程度上决定着芯片的成本和可靠性，低功耗己经成为与面积和性能同等重要的设计目标。在芯片设计过程中，功耗分析可以分为几个层次，自下而上分别是版图级、晶体管级、门级、寄存器传输级(RTL)、结构级和算法级。对芯片设计进行功耗优化和低功耗设计的 前提是要能对功耗进行评估和分析。门级功耗分析兼有精度高，分析速度快的优点。现有的功耗分析设备都是针对家用电器、办公设备等强电产品提出的，在弱电市场上，特别在芯片设计领域，目前还没有一款与硬件平台相联系的功耗分析装置。虽然ー些EDA软件生产厂商可以提供功耗分析软件，比如Synopsys公司的PrmeTime,该工具可以在芯片设计的门级层次进行功耗分析；可是其测试激励等仿真模型与实际情况存在一定的差别，所以ー款结合实际的硬件平台进行门级功耗分析的装置和方法，是目前集成电路设计市场上的ー个迫切需求。

发明内容
针对以上提出的功耗分析工具不够完善的问题，本方案提出了一种基于硬件平台的门级功耗分析装置。方案基于硬件平台，设计了捕获模块，并结合上位机的功耗分析模型，实现了针对测量系统当前的工作性能水平和被检测模块功耗水平的硬件平台测试方案。方案应用于无线通信SoC芯片中，可以在SoC前端设计时进行功耗分析，使得SoC功耗评估及优化方案可以提早实现，从而可以大大提高SoC —次流片的成功率。本发明提供一种基于硬件平台的门级功耗分析装置，包括矢量捕获模块、控制模块、存储模块和功耗分析模块，其中矢量捕获模块、控制模块和存储模块位于硬件平台上，功耗分析模块位于上位机中；控制模块为硬件平台的工作及信号捕获提供时钟控制信号，矢量捕获模块在时钟控制下捕获实时信号状态，存储模块用于存储捕获的信号，功耗分析模块根据捕获信号生成门级波形转换文件，建立门级功耗模型并完成功耗分析。其中，所述硬件平台包括可编程逻辑验证単元、中央处理核心控制单元、数字信号协处理単元和模数/数模转换単元；矢量捕获模块和存储模块位于可编程逻辑验证単元中，控制模块包括中央处理核心控制单元和数字信号协处理単元。其捕获的信号包括控制信号、数据信号和地址信号，所述信号由所述中央处理核心控制单元、数字信号协处理単元和模数/数模转换単元提供。矢量捕获模块通过AHB总线与控制模块相连。可编程逻辑验证单元通过JTAG接ロ与上位机相连，存储的信号通过JTAG接ロ传输到上位机中。
另外，本发明提供一种基于硬件平台的门级功耗分析方法，包括a)由硬件平台捕获实时信号状态，存储并传送至上位机，在上位机中生成信号状态列表文件，所述信号状态列表文件包含信号的名称、采样周期和信号状态；b)根据所述信号状态列表文件对门级电路进行仿真，生成门级波形转换文件，所述门级波形转换文件包含了所有信号的翻转信息；c)建立门级功耗模型，所述门级功耗模型即为门级功耗的计算公式，根据エ艺条件确定模型中各个參数的值；d)根据门级波形转换文件和门级功耗模型进行门级功耗分析。在所述步骤a)中，所述实时信号状态由矢量捕获模块在控制模块的时钟控制下捕获，并保存到对应的存储模块中，所述矢量捕获模块、控制模块和存储模块均位于硬件平 台上。所述实时信号包括控制信号、数据信号和地址信号，所述实时信号由硬件平台上的中央处理核心控制单元、数字信号协处理単元和模数/数模转换単元提供。在所述步骤b)中，所述信号的翻转信息包括翻转密度和静态概率。在所述步骤b)中，所述门级电路由寄存器传输级设计并综合得到。在所述步骤c)中，门级功耗模型包括开关功耗模型、短路功耗模型和静态功耗模型。所述静态功耗模型由门级电路的泄漏电流和电源电压決定。所述开关功耗模型由控制信号频率、电源电压以及所有门级电路节点的翻转密度和输出电容決定。所述短路功耗模型与开关功耗模型近似线性关系，其线性系数通过实验统计得到。在所述步骤d)中，所述功耗分析包括功耗密度在各个功能模块之间的分布；动态功耗、静态功耗所占的比重 ’总的平均功耗和运行中出现的峰值功耗。所述动态功耗通过将所述信号的翻转密度代入所述开关功耗模型和短路功耗模型中计算得到。与现有技术相比，采用本发明提供的技术方案具有以下优点本发明的功耗分析装置和方法，可以在SoC后端实现之前，评估整个系统的运行状态，井能够实时估算被测试模块的功耗水平，最后给出系统的整体性能指标。基于上述优点，本装置和方法可以大大提高SoC —次性流片的成功率。


通过阅读參照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显图I为现有技术的SoC验证平台逻辑结构图；图2为根据本发明的基于SoC验证平台的功耗分析逻辑关系图；图3为根据本发明的功耗分析方法中信号状态列表文件转换为翻转密度文件的示意图。
具体实施例方式下面详细描述本发明的实施例，所述实施例的示例在附图中示出。下面通过參考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复參考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此夕卜，本发明提供了各种特定的エ艺和材料的例子，但是本领域技术人员可以意识到其他エ艺的可应用于性和/或其他材料的使用。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及エ艺的描述以避免不必要地限制本发明。下面，參考图I和图2，对基于SoC验证平台的功耗分析装置进行具体的描述。參考图1，硬件平台以SoC验证平台为例，包括可编程(FPGA)逻辑验证单元、中央处理(CPU)核心控制单元、数字信号(DSP)协处理単元和模数/数模(AD/DA)转换单元。由于该平台主要针对无线通信SoC芯片系统级验证及功耗统计时使用，为了使平台可以采集和处理外界信号，所以平台包含了 AD/DA转换单元。平台还可以包含射频单元，实现基带 信号与频带信号之间的频率搬移，并最终经由天线实现数据的发射和接收。各単元的功能如下FPGA逻辑验证单元主要完成SoC物理层的调试及验证工作；CPU核心控制单元一般采用ARM架构，主要协调系统中各模块之间的工作，并实现SoC媒体控制层的控制和调试エ作；DSP协处理単元主要协助FPGA逻辑验证单元完成物理层数据流的连通工作；AD/DA转换单元完成模拟信号与数字信号之间的转换，从而实现真实数据的输入和输出。本发明提供的基于硬件平台的功耗分析装置，包括矢量捕获模块(VCM)、控制模块、存储模块和功耗分析模块。基于图I所示的SoC验证平台，控制模块包括CPU核心控制単元和DSP协处理単元，其作用是为捕获单元提供时钟控制信号；矢量捕获模块与存储模块位于FPGA逻辑验证单元中，其中矢量捕获模块可以为一段Verilog代码，在时钟信号的控制下实时获取系统输入信号，并控制写入存储模块中，存储模块可以为RAM，用于存储捕获的信号，捕获的信号包括控制信号、数据信号和地址信号；功耗分析模块根据捕获信号生成门级波形转换(vcd)文件，建立门级功耗模型并完成门级功耗分析。对于一般的宽带无线通信系统，基站信号通过模数转换后的数据宽度在10-12bits之间，而CPU核心控制单元和DSP协处理単元与FPGA逻辑验证单元的核心逻辑的交互数据通过总线进行，一般包括数据线、地址线以及ー些控制线，输入信号宽度分别在80bits左右。因此需实时捕获的信号在200bits左右。图I所示的SoC验证平台基于AMBA 2. 0总线架构，各模块之间通过AHB总线相互连接。矢量捕获模块是AHB总线的ー个从模块，通过AHB桥与总线上的其他各主模块相连。參考图1，主模块包括CPU核心控制单元和DSP协处理単元。主模块向从模块发出操作指令，从模块接受指令并做出响应。基于图I所示的SoC验证平台，整个平台的功耗分析过程如下CPU核心控制单元接收来自上位机的功耗分析开关信号，控制系统进入功耗分析模式；AD/DA转换单元接收外界数据，转化为数字信号并发送至FPGA逻辑验证单元；CPU核心控制单元和DSP协处理单元发出时钟控制信号，矢量捕获模块实时捕获CPU核心控制单元和DSP协处理单元发送的控制信号状态值，以及AD/DA转换单元接收并经过模数转换的实时信号状态，再保存到FPGA逻辑验证单元的存储模块中，每个时钟周期存ー次数据；最后上位机根据不同的通信阶段，通过JTAG接ロ从FPGA逻辑验证单元的存储模块中读取数据，保存为信号状态列表文件，再根据门级电路仿真生成门级波形转换文件，并建立门级功耗分析模型，统计分析不同功耗任务下的功耗信息，从而实现对系统门级功耗情况实时测量的目的。參考图2，基于硬件平台的门级功耗分析方法包括a)由硬件平台捕获实时信号状态，存储并传送至上位机，在上位机中生成信号状态列表文件，所述信号状态列表文件包含信号的名称、采样周期和信号状态；b)根据所述信号状态列表文件对门级电路进行仿真，生成门级波形转换文件，所述门级波形转换文件包含了所有信号的翻转信息；c)建立门级功耗模型，所述门级功耗模型即为门级功耗的计算公式，根据エ艺条件确定模型中各个參数的值；d)根据门级波形转换文件和门级功耗模型进行门级功耗分析。參考图1，以采用CPU+DSP+FPGA核心器件，并基于AMBA2. 0总线架构的SoC验证平台为例。本发明中采用在FPGA逻辑验证单元中嵌入了矢量捕获模块，当CPU核心控制单元 接收来自上位机的功耗分析开关信号，控制系统进入功耗分析模式；AD/DA转换单元接收外界数据，转化为数字信号并发送至FPGA逻辑验证单元；CPU核心控制单元和DSP协处理单元发出时钟控制信号，矢量捕获模块实时捕获CPU核心控制单元和DSP协处理单元发送的控制信号状态值，以及AD/DA转换单元接收并经过模数转换的实时信号状态，再保存到FPGA逻辑验证单元的存储模块中，每个时钟周期存ー次数据。FPGA逻辑验证单元内部的存储模块可以为RAM。最后上位机根据不同的通信阶段，通过JTAG接ロ从FPGA逻辑验证单元的存储模块中读取数据，保存为信号状态列表文件。信号状态列表文件包含信号的名称、采样周期、信号状态等，列表形式如图3所示。门级功耗统计中需要使用到每个内部节点信号的实时状态来计算出系统的瞬态功耗，因此需要根据采集到的实时信号产生数据转换(vcd)文件，这个文件可以记录EDA仿真时产生的信号翻转信息，在功耗统计时用作所有信号的翻转文件。通过综合，可以得到RTL设计对应的门级电路，再通过仿真工具(如VCS)进行仿真，从而得到门级的vcd文件。信号状态列表文件转换为翻转密度文件的示意图如图3所示。信号翻转密度文件包含信号的名称、信号静态概率、翻转密度等。捕获的系统运行时间可由信号状态列表中的采样点数以及采样时钟周期得到。统计采样信号处于逻辑“I”的时间及翻转次数，可以得到该信号的静态概率和翻转密度。通过对FPGA实现结构进行详细分析，包括不同FPGA的宏单元模块，如RAM、嵌入的系统模块、标准接ロ等，进而针对FPGA电路中的开关功耗、短路功耗和静态功耗分别建立门级功耗模型，从而在系统实时运行时精确分析通信协议在不同阶段、不同任务的功耗。绝大多数FPGA是基于半导体CMOSエ艺的，CMOS功耗包括动态功耗和静态功耗。静态功耗和芯片的库エ艺有夫，而动态功耗和芯片的信号翻转率有夫。静态功耗又叫泄漏功耗，是指电路处于等待或不激活状态时泄漏电流所引起的功耗。通常，提供给芯片的电压是固定的，只要知道电流便可以推算出功耗。漏电流包括pn结的反偏电流、亚阈值电流和栅介质的泄漏电流。Pn结的反偏电流与エ艺、结偏压、结面积以及结温有关；亚阈值电流与栅极电压、器件尺寸和工作温度有夫。当CMOSエ艺到达深亚微米以后，器件的特征尺寸越来越小，漏电流随着特征尺寸的减小呈指数形式上升，因而静态功耗也迅速増大，而动态功耗基本保持不变。因此静态功耗已经成为集成电路设计中不可忽视的一部分。静态功耗的估计采用的是ー种自下而上的方法，分两个阶段先建立基本门电路在不同输入状态下的泄漏功耗库，再实际估算设计静态功耗，并采取查找表的方法来节省运算时间。具体建立静态功耗模型的过程如下(I)对于可综合逻辑电路，综合后电路的门级网表由基本门电路组成，为了简化计算的复杂性和快速估计出门级网表的静态功耗，首先建立基本门电路的泄漏功耗库(触发器或锁存器等记忆功能単元当作基本门电路处理或者将电路结构分解为基本门电路)，用SPICE仿真在不同參数(エ艺条件、工作电压、温度等)下的泄漏电流，从而建立基于晶体管级的静态功耗库；(2)同时利用仿真工具(如VCS或Modelsim)获取电路中间节点的状态(也就是取得了每个门的输入状态)，从而建立基本门电路在不同输入状态下的泄漏功耗库；(3)在门级基本单元泄漏功耗库的基础上可以计算出门级电路的总静态功耗。动态功耗包括开关功耗和短路功耗。开关功耗是由电容充放电引起的。开关功耗的主要影响因素为节点电容及単位时钟周期内的节点信号翻转概率。建立开关功耗模型的 过程如下(I)计算出エ艺映射后的门级网表的每个线网对应的电容，其中，在布局布线之前，电容可以通过由エ艺厂商提供的线网模型估计出。在布局布线之后，节点电容结合寄生參数提取工具可以从版图中准确提取出；(2)根据门级vcd文件，对门级电路进行仿真，并记录每ー节点的翻转情況，从而得到每ー节点的翻转概率；(3)仿真过程完成后，根据公式计算出电路的开关功耗。短路功耗是由于CMOS晶体管在信号翻转过程中P管和N管同时导通，形成电源和地之间瞬间的短路电流造成的。一般来说，短路功耗比起电容充放电功耗要小很多。短路功耗很大程度上依赖于输入信号上升和下降时间，还与器件的尺寸、エ艺參数、温度以及负载电容的大小有关。有研究表明，同等エ艺參数下的短路功耗与开关功耗近似为线性关系，其系数与输入信号的上升及下降时间有夫。根据门级波形转换文件和门级功耗模型进行门级功耗分析。根据功耗分析任务要求，读入RTL或门级网表文件，以及对应的功耗模型库。要估算出全面、精确的功耗，必须有明确的设置环境温度、工作电压等与功耗估算相关的信息。其中，环境温度可采用实际运行的宽带无线通信系统的周围室温；工作电压即系统中对FPGA的供电电压；并针对FPGA门级模型，指定门级vcd文件。依据以上參数的设置以及所选用的门级功耗模型库数据，对功耗进行计算。最后给出与设计相对应的功耗密度在各个功能模块之间的分布，动态功耗、静态功耗所占的比重以及总的平均功耗和运行中出现的峰值功耗。虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，エ艺步骤的次序可以变化。此外，本发明的应用范围不局限于说明书中描述的特定实施例的エ艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的エ艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果,依照本发明可以对它们进行应用。因此，本发明所附权利要求g在将这些エ艺、机构、制造、物质组成、手段、方 法或步骤包含在其保护范围内。
权利要求
1.一种基于硬件平台的门级功耗分析装置，包括矢量捕获模块、控制模块、存储模块和功耗分析模块，其中矢量捕获模块、控制模块和存储模块位于硬件平台上，功耗分析模块位于上位机中；控制模块为硬件平台的工作及信号捕获提供时钟控制信号，矢量捕获模块在时钟控制下捕获实时信号状态，存储模块用于存储捕获的信号，功耗分析模块根据捕获信号生成门级波形转换文件，建立门级功耗模型并完成功耗分析。
2.根据权利要求I所述的装置，其中，所述硬件平台包括可编程逻辑验证単元、中央处理核心控制单元、数字信号协处理単元和模数/数模转换単元；矢量捕获模块和存储模块位于可编程逻辑验证単元中，控制模块包括中央处理核心控制单元和数字信号协处理单J Li o
3.根据权利要求I或2所述的装置，其中，捕获的信号包括控制信号、数据信号和地址信号，所述信号由所述中央处理核心控制单元、数字信号协处理単元和模数/数模转换单元提供。
4.根据权利要求I或2所述的装置，矢量捕获模块通过AHB总线与控制模块相连。
5.根据权利要求2所述的装置，可编程逻辑验证単元通过JTAG接ロ与上位机相连，存储的信号通过JTAG接ロ传输到上位机中。
6.一种基于硬件平台的门级功耗分析方法，包括 a)由硬件平台捕获实时信号状态，存储并传送至上位机，在上位机中生成信号状态列表文件，所述信号状态列表文件包含信号的名称、采样周期和信号状态； b)根据所述信号状态列表文件对门级电路进行仿真，生成门级波形转换文件，所述门级波形转换文件包含了所有信号的翻转信息； c)建立门级功耗模型，所述门级功耗模型即为门级功耗的计算公式，根据エ艺条件确定模型中各个參数的值； d)根据门级波形转换文件和门级功耗模型进行门级功耗分析。
7.根据权利要求6所述的方法，其中，在所述步骤a)中，所述实时信号状态由矢量捕获模块在控制模块的时钟控制下捕获，并保存到对应的存储模块中，所述矢量捕获模块、控制模块和存储模块均位于硬件平台上。
8.根据权利要求6或7所述的方法，其中，所述实时信号包括控制信号、数据信号和地址信号，所述实时信号由硬件平台上的中央处理核心控制单元、数字信号协处理単元和模数/数模转换単元提供。
9.根据权利要求6所述的方法，其中，在所述步骤b)中，所述信号的翻转信息包括翻转密度和静态概率。
10.根据权利要求6所述的方法，其中，在所述步骤d)中，所述功耗分析包括功耗密度在各个功能模块之间的分布；动态功耗、静态功耗所占的比重；总的平均功耗和运行中出现的峰值功耗。
全文摘要
一种门级功耗分析装置，包括矢量捕获模块、控制模块、存储模块和功耗分析模块，其中矢量捕获模块、控制模块和存储模块位于硬件平台上，功耗分析模块位于上位机中；控制模块为硬件平台的工作及信号捕获提供时钟控制信号，矢量捕获模块在时钟控制下捕获实时信号状态，存储模块用于存储捕获的信号，功耗分析模块根据捕获信号生成门级波形转换文件，建立门级功耗模型并完成功耗分析。相应的，本发明还提供了一种基于片上系统验证平台的功耗分析方法。本发明的功耗分析装置，可以在SoC后端实现之前，评估整个系统的运行状态，并能够实时估算被测试模块的功耗水平，最后给出系统的整体性能指标。从而可以大大提高SoC一次性流片的成功率。
文档编号G01R21/00GK102866291SQ201210308750
公开日2013年1月9日 申请日期2012年8月27日 优先权日2012年8月27日
发明者赵新超, 陈岚, 雷韶华 申请人:中国科学院微电子研究所