专利名称：互连线失效检测方法
技术领域：
本发明涉及一种互连线失效检测方法，尤其涉及一种非破坏性半导体晶圆互连线
失效检测方法。
背景技术：
多层互连技术业已成为大规模集成电路和特大规模集成电路制备工艺的重要组 成部分。当前高性能的特大规模集成电路已具有多达7-8层的铜互连线。因此，寻求较低 电阻率的金属互连材料和较低介电常数的绝缘材料已成为深亚微米和纳米器件的一大研 究方向。 随着集成电路集成度的不断提高，金属连线变得更细、更窄、更薄，因此其中的电 流密度越来越大。在较高的电流密度作用下，金属连线中的金属原子将会沿着电子运动方 向进行迁移，这种现象就是电迁移(EM)。电迁移能使集成电路中的金属连线在工作过程中 产生断路或短路，是引起集成电路失效的一种重要机制。因此，寻找一种可以发现互连线早 期失效现象的方法对于解决互连线早期失效现象以及研究互连线电迁移现象都显得很重 要。 然而现有的方法都是通过检测每一根互连线的电阻来发现失效互连线的，这样的 方法对于互连线规模较大的芯片来说显然速度太慢，不能满足检测的要求。另外也不能很 好的定位失效点(即断路或短路点)的确切位置。 现有确定失效点位置的方法通常如日本专利JP2004245841中所提及的用聚焦离 子束(FIB)以预定值的电流在半导体器件失效区域两侧挖出面积大于失效区域的两个凹 坑，然后再进行切削，直至露出失效点。 现有技术检测失效互连线的速度慢，且确定失效点位置的工艺繁复，使检测效率 降低；且检测失效点位置的方法具有破坏性。

发明内容
本发明解决的问题是提供一种互连线失效检测方法，防止失效点定位工艺繁杂。 为解决上述问题，本发明一种互连线失效检测方法，包括在互连线路第一电极的
激励点连接第一脉冲发生器，在测试点连接时域反射仪，在第二电极上连接第二脉冲发生
器；用第一脉冲发生器在激励点输入电压脉冲，所述脉冲上升时间小于正常互连线中从激
励点输入电压脉冲至第二电极接收到电压脉冲所需时间的2倍；如果在测试点的时域反射
仪上接收到反射的电压脉冲，根据反射时间确定失效点的位置。 可选的，所述脉冲上升时间为10皮秒 100皮秒。 可选的，失效点与激励点的距离=电磁波在互连线路中传输速度X接收反射电 压脉冲的时间/2。所述电磁波在互连线路中传输速度为2. 12X108米/秒 1.34X1()8米/秒。 可选的，所述互连线路的相对介电常数为2 5。
可选的，所述互连线路的结构为阻抗匹配的输送线。所述互连线路的阻抗为10欧 姆 50欧姆。 可选的，所述互连线路的长度为1. 1毫米 1. 1厘米。 与现有技术相比，本发明具有以下优点1、在互连线电路的第一电极的激励点连 接第一脉冲发生器，并输入一电压脉冲。如果互连线为正常的情况，即不是开路、断路或短 路，在互连线的第二电极的第二脉冲发生器上可以接收到电压脉冲；而在互连线为开路、断 路或短路时，电压脉冲无法传输至第二电极的第二脉冲发生器上，电压脉冲在开路、断路或 短路电压脉冲会被反射回第一电极测试点的时域反射仪上，通过电压脉冲从发射到反射回 时域反射仪所需的时间就可以计算出失效点的位置。无需将半导体器件进行切削等工艺， 就能定位失效点，方法简单，且检测速度快。 2、在激励点输入电压脉冲时，由于噪音的影响，脉冲电压上可能存在的毛剌等信 号，因此将脉冲上升时间设定为小于正常互连线中从激励点输入电压脉冲至第二电极接收 到电压脉冲所需时间的2倍，可以有效为避免毛剌波形掩盖真正的缺陷反馈波形，提高检 测的效率及定位的精确度。


图1是本发明互连线失效检测方法的具体实施方式
流程图； 图2是形成多层互连结构的示意图； 图3是互连线路中回路结构的示意图； 图4是本发明互连结构为正常工作状态时，检测到的电压脉冲示意图； 图5是本发明互连结构为开路或断路时，检测到的电压脉冲示意图； 图6是本发明互连结构为短路时，检测到的电压脉冲示意图。
具体实施例方式
现有技术通常采用聚焦离子束切削失效半导体器件截面至露出失效点才能来确 定失效位置，工艺复杂，检测效率低。本发明采用在互连线电路的第一电极的激励点连接第 一脉冲发生器，并输入一电压脉冲。如果互连线为正常的情况，即不是开路、断路或短路，在 互连线的第二电极的第二脉冲发生器上可以接收到电压脉冲；而在互连线为开路、断路或 短路时，电压脉冲无法传输至第二电极的第二脉冲发生器上，电压脉冲在开路、断路或短路 中会被反射回第一电极测试点的时域反射仪上，通过电压脉冲从发射到反射回时域反射仪 所需的时间就可以计算出失效点的位置。无需将半导体器件进行切削等工艺，就能定位失 效点，方法简单，且检测速度快。同时，在激励点输入的电压脉冲的上升时间设定为小于正 常互连线中从激励点输入电压脉冲至第二电极接收到电压脉冲所需时间的2倍，可以有效 为避免毛剌波形掩盖真正的缺陷反馈波形，提高检测的效率及定位的精确度。
下面结合附图对本发明的具体实施方式
做详细的说明。 图1是本发明互连线失效检测方法的具体实施方式
流程图。如图1所示，执行步 骤S11，在互连线路第一电极的激励点连接第一脉冲发生器，在测试点连接时域反射仪，在 第二电极上连接第二脉冲发生器； 如图2所示，互连线路的结构包括形成有半导体器件的半导体衬底100 ;第一金属布线层104，位于半导体衬底100上；第一介质隔离层102，位于半导体衬底100上，且覆 盖第一金属布线层104 ;第一导电插塞103，贯穿第一介质隔离层102与第一金属布线层 104导通，其中，第一导电插塞103的内壁有扩散阻挡层，防止第一导电插塞103内的金属 扩散至第一介质隔离层102中；第二金属布线层IIO，位于第一介质隔离层102上，且与第 一导电插塞103电连接；第二介质隔离层106，位于第一介质隔离层102上，且覆盖第二金 属布线层110 ;第二导电插塞113，贯穿第二介质隔离层106且与第二金属布线层110导通， 第二导电插塞113内壁形成有扩散阻挡层；第三金属布线层112，位于第二介质隔离层106 上，且与第二导电插塞113电连接；第三介质隔离层108，位于第二介质隔离层106上，且覆 盖第三金属布线层112 ;第三导电插塞lll，贯穿第三介质隔离层108且与第三金属布线层 112导通，第三导电插塞111内壁形成有扩散阻挡层；第四导电插塞107，贯穿第三介质隔离 层108、第二介质隔离层106和第一介质隔离层102，且与第一金属布线层104电连接；第一 电极105，位于第三介质隔离层108上，与第三导电插塞111电连接；第二电极109，位于第 三介质隔离层108上，与第四导电插塞107电连接。 此互连线路的结构示意图为简化说明一连接线路。参考电压(零伏或常伏电压) 的总线连接部分，第一电极105代表其上的端点与一总线回路点，第二电极109代表其上端 点与一总线回路点。具体说明如下如图3所示，以单层互连路线与一层回路层为例，互连 线路的结构为阻抗匹配的输送线，参考电压(零伏或常伏电压)的总线连接部分。第一电 极包含激励点105a与总线回路端点105c，第二电极包含端点109a与总线回路端点109c ; 其中，总线回路端点105c通过层间绝缘层122中的导电插塞121a与总线120a导通，总线 回路端点109c通过层间绝缘层122中的导电插塞121b与总线120b导通，所述总线120a、 120b上的电压为参考电压。回路层120与总线120a及总线120b连接。第一电极激励点 105a与第二电极端点109a通过欲检测的互连线路101连接。 本实施例中，互连线路的长度由芯片的大小决定，现有技术中一般半导体芯片大 小在1厘米左右，因此互连线路的长度不超过1厘米，通常为1. 1毫米 1. 1厘米。所述互 连线路的相对介电常数为2 5。 互连线路的结构为阻抗匹配的输送线，其阻抗为10欧姆 50欧姆。 如图4所示，形成互连线结构后，为了检测互连线中是否存在缺陷，并定位所述缺
陷，即失效点的位置，在互连线的第一电极105的激励点105a上连接第一脉冲发生器200，
用以输入电压脉冲；在测试点105b上连接时域反射仪210，用以在遇到大的阻抗变化时，这
些输入电压脉冲会被反射回时域反射仪210。而如果在正常状态的电路中，在激励点105a
输入电压脉冲后，直接在第二电极109的端点109a上所连接的第二脉冲发生器220上接收
到电压脉冲。 执行步骤S12，用第一脉冲发生器在激励点输入电压脉冲，所述脉冲上升时间小于 正常互连线中从激励点输入电压脉冲至第二电极接收到电压脉冲所需时间的2倍；
继续参考图4，通过第一脉冲发生器200在第一电极105的激励点105a上输入电 压脉冲，并需要对脉冲的上升时间t进行设置；如果在正常互连线路中，将从第一电极105 的激励点105a输入电压脉冲后，在第二电极109的端点109a上所连接的第二脉冲发生器 220上接收到电压脉冲所花的时间设为T ;当t < 2T时，可以在检测失效点位置时，有效避 免由于噪音原因产生的毛剌波形掩盖真正的缺陷反馈波形，提高检测的效率及定位的精确度。 本实施例中，所述脉冲上升时间t为10皮秒 100皮秒。 一般半导体芯片大小在 1厘米左右，互连线路的长度不超过1厘米，当使用反射电压脉冲波来侦测缺陷时，需要极 快速上升时间的脉冲，即脉冲上升时间小于133皮秒。如果互连线路的长度为0. 5厘米，则 所需脉冲的上升时间小于66皮秒；而对于长度为1毫米的互连线路来说，则所需脉冲上升 时间小于13皮秒的脉冲。 本实施例中，激励点输入脉冲电压为Vi，输入阻抗为Zs，与输入阻抗相匹配的互连 线阻抗为Z二Zs，互连线路上的电压振幅为ViZ/(Zs+Z) =、/2。在无缺陷的互连线路上，电 压振幅将维持在V乂2。如互连线路上有缺陷时，互连线路的阻抗变为Zd，反射的电压脉冲振 幅变为(l+(Zd-Z)/(Zd+Z)) (V乂2)。 执行步骤S13，如果在测试点的时域反射仪上接收到反射的电压脉冲，根据反射时 间确定失效点的位置。 本实施例中，失效点与激励点的距离=电磁波在互连线路中传输速度X接收反 射电压脉冲的时距差/2，其中时距差为反射电压脉冲由激励点至失效点一次来回的时间。其中，电》兹波在互连线路中传输速度=光速/V相对介电常凄f 。在真空 中电磁波速度等于光速，为3X 108米/秒；以相对介电常数等于4为例，电磁波在互连线路 中传输速度1.5X108米/秒。其主要决定于形成互连线路的材料。 一般电磁波在互连线 路中传输速度为2. 12Xl()8米/秒 1. 34X 108米/秒。 如图5所示，如果在互连线路中出现开路或断路的现象，互连线路的阻抗Zd >> 输入阻抗Z ;其中，当(Zd-Z跳+Z) = 1时，反射的电压脉冲振幅为(1+1) (V2)=、。当 缺陷的效应使Zd增大时，Zd > Z，反射的电压脉冲振幅也相应增大。由此，可以确定开路或 断路点所在位置，即开路或断路点与激励点的距离=电磁波在互连线路中传输速度X接 收反射电压脉冲的时距差/2。 如图6所示，如果在互连线路中出现短路的现象，互连线路的阻抗Zd二0 ;其中，当
(zd-z)/(zd+z) =_1时，反射的电压脉冲振幅为(1-1) (V2) =0。当缺陷的效应使Zd减小
时，Zd〈Z，反射的电压脉冲振幅降低。由此，可以确定短路点所在位置，即短路点与激励点
的距离=电磁波在互连线路中传输速度X接收反射电压脉冲的时距差/2。 虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术
人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应
当以权利要求所限定的范围为准。
权利要求
一种互连线失效检测方法，其特征在于，包括在互连线路第一电极的激励点连接第一脉冲发生器，在测试点连接时域反射仪，在第二电极上连接第二脉冲发生器；用第一脉冲发生器在激励点输入电压脉冲，所述脉冲上升时间小于正常互连线中从激励点输入电压脉冲至第二电极接收到电压脉冲所需时间的2倍；如果在测试点的时域反射仪上接收到反射的电压脉冲，根据反射时间确定失效点的位置。
2. 如权利要求1所述互连线失效检测方法，其特征在于，所述脉冲上升时间为10皮 秒 100皮秒。
3. 如权利要求1所述互连线失效检测方法，其特征在于，失效点与激励点的距离=电 磁波在互连线路中传输速度X接收反射电压脉冲的时间/2。
4. 如权利要求3所述互连线失效检测方法，其特征在于，所述电磁波在互连线路中传 输速度为2. 12Xl()8米/秒 1. 34X 108米/秒。
5. 如权利要求4所述互连线失效检测方法，其特征在于，所述互连线路的相对介电常 数为2 5。
6. 如权利要求1所述互连线失效检测方法，其特征在于，所述互连线路的结构为阻抗 匹配的输送线。
7. 如权利要求6所述互连线失效检测方法，其特征在于，所述互连线路的阻抗为10欧 姆 50欧姆。
8. 如权利要求7所述互连线失效检测方法，其特征在于，所述互连线路的长度为1. l毫 米 1. 1厘米。
全文摘要
一种互连线失效检测方法，包括在互连线路第一电极的激励点连接第一脉冲发生器，在测试点连接时域反射仪，在第二电极上连接第二脉冲发生器；用第一脉冲发生器在激励点输入电压脉冲，所述脉冲上升时间小于正常互连线中从激励点输入电压脉冲至第二电极接收到电压脉冲所需时间的2倍；如果在测试点的时域反射仪上接收到反射的电压脉冲，根据反射时间确定失效点的位置。本发明提高检测的速度和效率及定位的精确度。
文档编号G01R31/02GK101769975SQ20081020539
公开日2010年7月7日 申请日期2008年12月31日 优先权日2008年12月31日
发明者王津洲 申请人:中芯国际集成电路制造(上海)有限公司