专利名称：一种双dsp处理器平台导航计算机的制作方法
技术领域：
本实用新型属于导航计算机，具体涉及一种双DSP处理器平台导航计算机电路。
背景技术：
现阶段导航计算机多采用单DSP处理平台，对外部陀螺信号、加表信号、温度信号 等进行数据采集，滤波，然后进行解算和导航；由于存在大量的滤波算法和导航算法，且单 DSP处理平台不能够并行处理，导致单DSP平台导航计算机存在计算速度和计算能力欠缺 的潜在间题，同时由于通用性不够，导致产品研发周期长，元器件采购不能及时供给，新产 品可靠性不能很快得到验证，严重制约了惯导系统的生产研发过程，甚至造成人力、物力、 时间的巨大浪费，在市场竞争中处被动。
发明内容本实用新型的目的是针对现有设计的缺陷，设计一种通用性好的双DSP处理器平 台导航计算机模数混合电路，实现多任务的并行快速处理，能够兼容多个型号，加快惯导系 统研产速度。本实用新型是这样实现的一种双DSP处理器平台导航计算机，包括DSP处理器平 台、陀螺接口电路、加速度计接口电路、通讯接口电路；其中，DSP处理器平台为双DSP处理 器平台，包括FPGA和两个DSP最小系统。如上所述的一种双DSP处理器平台导航计算机，其中，双DSP处理器平台还包括二 次电源，提供两个DSP和FPGA的IO 口电源、核电源及外围扩展用的存储器的电源；DSP最 小系统包括 DSP、SRAM/SDRAM/SBSRAM, FLASH。如上所述的一种双DSP处理器平台导航计算机，其中，二次电源1采用三个 PTH04070芯片产生三个电源DSP/FPGA的IO 口电源、DSP核电源、FPGA核电源，这三个电 源分别和DSP、FPGA、外围存储器等器件相应电源管脚相连。如上所述的一种双DSP处理器平台导航计算机，其中，陀螺接口电路为激光陀螺 接口电路，激光陀螺信号接光耦输入端，光耦输出端接斯密特触发器输入端，斯密特触发器 输出端接FPGA 5的I/O 口，在FPGA 5中采用陀螺计数器模块逻辑，对激光陀螺信号进行检 相和四倍频后计数；陀螺温度信号经过RC低通滤波电路，RC低通滤波电路输出接FPGA的 IO 口，采用FPGA中的单总线温度测试模块逻辑，对激光陀螺温度的进行采集。如上所述的一种双DSP处理器平台导航计算机，其中，加速度表选择信号输入进 入低通滤波器，低通滤波器9输出接FPGA的IO 口 ；加速度表温度信号接选择电路，选择电 路输出1为振梁加表温度，接整形电路输入端，整形电路输出接FPGA的IO 口，采用FPGA的 振梁加表的测频模块逻辑，测量出该温度信号的频率；选择电路输出2为挠性加表温度，接 RC低通滤波电路输入端，RC低通滤波电路输出端接FPGA的I/O 口，采用FPGA中的单总线温 度测试模块逻辑，完成对挠性加表温度信号的采集；加速度表的脉冲信号进入选择电路输 入端，选择电路输出端1为振梁加表的脉冲信号，经过整形电路输入端，整形电路输出端接FPGA的I/O 口，采用FPGA中的振梁加表测频模块，测量出振梁加表各信号的频率；选择电 路输出端2为挠性加表的脉冲信号，接整形电路输入端，整形电路输出端接FPGA的IO 口， 采用FPGA中的普通加表计数器模块，完成对挠性加表脉冲信号的采集。如上所述的一种双DSP处理器平台导航计算机，其中，通讯接口电路由五路通讯 接口组成，电气选择信号输入电气转换芯片，选择输入/输出信号的电气特性；接收信号进 入电气转换芯片输入端，电气转换芯片输出端接光耦输入端，光耦输出端接FPGA的IO 口， 在FPGA中通过智能通讯接口模块进行接收；智能通讯接口模块发送信号经FPGA的IO 口接 光耦的输入端，光耦的输出端接电气转换芯片输入端，电气转换芯片输出端接输出信号。本实用新型的优点是实现多任务的并行快速处理，能够兼容多个型号，加快惯导 系统研产速度。

图1双DSP处理器平台示意图；图2激光陀螺接口电路示意图；图3加速度表接口电路示意图；图4通讯接口电路示意图；1. 二次电源电路 2. SRAM/SDRAM/SBSRAM 3. FLASH 4. DSP5. FPGA 6. DSP 7. SRAM/SDRAM/SBSRAM 8. FLASH 9.激光陀螺信号 10.激光陀螺温度信号 11.光耦 12.斯密特触发器13. RC低通滤波电路14.加速度表温度信号15.加表温度选择电路 16.整形电路17. RC低通滤波器18.加表选择信号19. RC低通滤波电路20.加表信 号21.加表信号选择电路22.整形电路23.整形电路24.通讯口接收信号25.通 讯口发送信号26.通讯口电气选择信号27.电气转换芯片28.光耦29.光耦。
具体实施方式
以下结合附图和具体实施例对本实用新型做进一步的说明一种双DSP处理器平台导航计算机包括双DSP处理器平台、陀螺接口电路、加速度 计接口电路、通讯接口电路。双DSP处理器平台包括二次电源、两个DSP最小系统及其外围扩展存储器，FPGA0 二次电源提供两个DSP和FPGA的IO 口电源、核电源及外围扩展用的存储器的电源。DSP最 小系统由DSP、SRAM/SDRAM/SBSRAM、FLASH等组成，DSP用于信息预处理、各种数学算法及导 航算法；FLASH用于存储用户程序、数据；SRAM/SDRAM/SBSRAM用于DSP运行时程序、数据的 存储。FPGA用于外围接口处理及两个DSP之间的相互通讯，具体通讯方式可以采用串行异 步通讯、双口 RAM、HPI等。双DSP处理器平台电路示意图如图1所示二次电源1采用三个PTH04070芯片 产生三个电源DSP/FPGA的IO 口电源(该电源也用于其它的外部存储器)、DSP核电源、 FPGA核电源，这三个电源分别和DSP、FPGA、外围存储器等器件相应电源管脚相连；SDRAM/ SBSRAM/SRAM 2或7根据用户位宽把数据总线、地址总线、控制线与DSP 4或6相应管脚相 连；FLASH3或8根据用户位宽把数据总线、地址总线、控制线与DSP 4或6相应管脚相连； DSP 4和6根据用户位宽把数据总线、地址总线、控制线接入FPGA 5。[0020]激光陀螺接口电路包括陀螺信号和陀螺温度信号处理电路。激光陀螺的正/余 弦信号先经过隔离和整形，然后在FPGA中进行检相和四倍频后计数；陀螺温度为单总线信 号，先经过低通滤波后，然后在FPGA中完成单总线温度传感器的控制，并采集陀螺的温度 数据。激光陀螺接口电路示意图如图2所示激光陀螺信号9接光耦11输入端，光耦11 输出端接斯密特触发器12输入端，斯密特触发器12输出端接FPGA5的I/O 口，在FPGA 5 中采用陀螺计数器模块逻辑，对激光陀螺信号进行检相和四倍频后计数；陀螺温度信号10 经过RC低通滤波电路12，RC低通滤波电路12输出接FPGA 5的IO 口，采用FPGA 5中的单 总线温度测试模块逻辑，对激光陀螺温度的进行采集。加表接口电路兼容挠性加表和振梁加表，主要包括加表类型选择、加表信号、温度 处理电路。其中，加表选择信号经低通滤波后，一方面进入FPGA进行采集用于选择FPGA内 部相应的加表处理模块；另一方面用于选择加表信号和温度信号类型及其该类型下的处理 电路。如果类型选择信号为高电平，则为振梁加表，振梁加表温度和加表信号经过整形，输 入FPGA，采用FPGA的振梁加表的测频模块，测量出该信号的频率；如果选择信号为低电平， 则为挠性加表，挠性加表的温度信号通过低通滤波输入FPGA，采用FPGA中的单总线温度测 试模块，完成对挠性加表温度信号的采集，挠性加表脉冲信号经过整形进入FPGA，采用普通 加表计数器模块，完成对挠性加表脉冲信号的采集。加速度表接口电路示意图如图3所示加速度表选择信号18输入进入低通滤波器 19，低通滤波器19输出接FPGA 5的IO 口。加速度表温度信号14接选择电路15，选择电路 15输出1 (振梁加表温度)接整形电路16输入端，整形电路16输出接FPGA 5的IO 口，采 用FPGA 5的振梁加表的测频模块逻辑，测量出该温度信号的频率；选择电路15输出2(挠 性加表温度)RC低通滤波电路17输入端，RC低通滤波电路17输出端接FPGA 5的I/O 口， 采用FPGA 5中的单总线温度测试模块逻辑，完成对挠性加表温度信号的采集。加速度表的 脉冲信号20进入选择电路21输入端，选择电路21输出端1 (振梁加表的脉冲信号)经过 整形电路22输入端，整形电路22输出端接FPGA5的I/O 口，采用FPGA 5中的振梁加表测 频模块，测量出振梁加表各信号的频率；选择电路21输出端2 (挠性加表的脉冲信号)接整 形电路23输入端，整形电路23输出端接FPGA 5的IO 口，采用FPGA 5中的普通加表计数 器模块，完成对挠性加表脉冲信号的采集。通讯接口电路由五路通讯接口组成，用于通讯和外部电路扩展。每路接口可以满 足RS232/RS422/RS485电气特性，由电气选择信号、输入信号、输出信号处理电路组成。电 气选择信号输入控制电气转换芯片，选择输入/输出信号的电气特性；接收信号经电气转 换芯片转换为TTL电平，经过光耦隔离后输出到FPGA，在FPGA中通过智能通讯模块进行接 收；同样采用FPGA中智能通讯模块产生发送信号，该信号经光耦隔离后输出到电气转换芯 片，转换为要求的电气特性后输出发送信号。单路通讯接口示意图如图4所示电气选择信号26输入电气转换芯片27，选择输 入/输出信号的电气特性；接收信号24进入电气转换芯片27输入端，电气转换芯片27输 出端接光耦28输入端，光耦28输出端接FPGA 5的IO 口，在FPGA 5中通过智能通讯接口 模块进行接收；智能通讯接口模块发送信号经FPGA 5的IO 口接光耦29的输入端，光耦29 的输出端接电气转换芯片4输入端，电气转换芯片4输出端接输出信号25。[0026] 根据用户需要，利用FPGA可编程的特点，可灵活分配两个DSP的任务对于可靠性 要求很高的导航计算机，可以采用两DSP冗余容错结构；对于单DSP数据处理能力不够的导 航计算机，则可以采用两DSP并行结构；对于单DSP数据处理能力足够且可靠性没有特殊要 求的导航计算机，则也可以只启用单DSP。
权利要求一种双DSP处理器平台导航计算机，包括DSP处理器平台、陀螺接口电路、加速度计接口电路、通讯接口电路；其特征在于DSP处理器平台为双DSP处理器平台，包括FPGA和两个DSP最小系统。
2.如权利要求1所述的一种双DSP处理器平台导航计算机，其特征在于双DSP处理 器平台还包括二次电源，提供两个DSP和FPGA的10 口电源、核电源及外围扩展用的存储器 的电源；DSP 最小系统包括 DSP、SRAM/SDRAM/SBSRAM, FLASH。
3.如权利要求2所述的一种双DSP处理器平台导航计算机，其特征在于二次电源1采 用三个PTH04070芯片产生三个电源DSP/FPGA的10 口电源、DSP核电源、FPGA核电源。
4.如权利要求3所述的一种双DSP处理器平台导航计算机，其特征在于陀螺接口电 路为激光陀螺接口电路，激光陀螺信号(9)接光耦(11)输入端，光耦(11)输出端接斯密特 触发器(12)输入端，斯密特触发器(12)输出端接FPGA(5)的I/O 口，在FPGA(5)中采用陀 螺计数器模块逻辑，对激光陀螺信号进行检相和四倍频后计数；陀螺温度信号(10)经过RC 低通滤波电路(12)，RC低通滤波电路(12)输出接FPGA(5)的10 口，采用FPGA(5)中的单 总线温度测试模块逻辑，对激光陀螺温度的进行采集。
5.如权利要求4所述的一种双DSP处理器平台导航计算机，其特征在于加速度表选 择信号(18)输入进入低通滤波器(19)，低通滤波器(19)输出接FPGA (5)的10 口 ；加速度 表温度信号(14)接选择电路(15)，选择电路(15)输出1为振梁加表温度，接整形电路(16) 输入端，整形电路(16)输出接FPGA(5)的10 口，采用FPGA(5)的振梁加表的测频模块逻 辑，测量出该温度信号的频率；选择电路(15)输出2为挠性加表温度，接RC低通滤波电路 (17)输入端，RC低通滤波电路(17)输出端接FPGA(5)的I/O 口，采用FPGA(5)中的单总线 温度测试模块逻辑，完成对挠性加表温度信号的采集；加速度表的脉冲信号(20)进入选择 电路(21)输入端，选择电路(21)输出端1为振梁加表的脉冲信号，经过整形电路(22)输 入端，整形电路(22)输出端接FPGA(5)的I/O 口，采用FPGA(5)中的振梁加表测频模块，测 量出振梁加表各信号的频率；选择电路(21)输出端2为挠性加表的脉冲信号，接整形电路 (23)输入端，整形电路(23)输出端接FPGA (5)的10 口，采用FPGA (5)中的普通加表计数器 模块，完成对挠性加表脉冲信号的采集。
6.如权利要求5所述的一种双DSP处理器平台导航计算机，其特征在于通讯接口电 路由五路通讯接口组成，电气选择信号(26)输入电气转换芯片(27)，选择输入/输出信号 的电气特性；接收信号(24)进入电气转换芯片(27)输入端，电气转换芯片(27)输出端接 光耦(28)输入端，光耦(28)输出端接FPGA(5)的10 口，在FPGA(5)中通过智能通讯接口 模块进行接收；智能通讯接口模块发送信号经FPGA(5)的10 口接光耦(29)的输入端，光耦 (29)的输出端接电气转换芯片⑷输入端，电气转换芯片⑷输出端接输出信号(25)。
专利摘要本实用新型属于导航计算机，具体涉及一种双DSP处理器平台导航计算机电路。目的是设计一种通用性好的双DSP处理器平台导航计算机模数混合电路，实现多任务的并行快速处理，能够兼容多个型号，加快惯导系统研产速度。包括DSP处理器平台、陀螺接口电路、加速度计接口电路、通讯接口电路；其中，DSP处理器平台为双DSP处理器平台，包括FPGA和两个DSP最小系统。双DSP处理器平台还包括二次电源，提供两个DSP和FPGA的IO口电源、核电源及外围扩展用的存储器的电源；DSP最小系统包括DSP、SRAM/SDRAM/SBSRAM、FLASH。其优点是实现多任务的并行快速处理，能够兼容多个型号，加快惯导系统研产速度。
文档编号G01C21/18GK201688851SQ20102010966
公开日2010年12月29日 申请日期2010年2月9日 优先权日2010年2月9日
发明者何杰, 孙宏超, 李婷婷, 李新纯, 李群, 杨海涛, 王顺伟, 赵振涌 申请人:北京自动化控制设备研究所