专利名称：一种基于fpga和dsp的中频lfm-pd雷达信号实时处理系统及处理方法
技术领域：
本发明涉及一种基于FPGA和DSP的中频LFM-PD(线性调频-相参)雷达信号实时处理系统及处理方法，属于雷达检测技术领域。
背景技术：
雷达是军事和民用领域中探测目标的主要工具。当雷达与目标之间存在相对运动时，回波信号的频率与发射信号的频率之间就会存在正比于相对径向速度的频率差，这就是多普勒效应的体现。利用多普勒效应进行目标信息提取和处理的雷达叫做多普勒雷达， 如果雷达发射的是脉冲调制的射频信号，即称之为脉冲多普勒雷达，简称PD雷达。PD雷达是在动目标显示雷达基础上发展起来的一种先进的全相参体制的脉冲雷达。而采用线性调频(LFM)信号的PD雷达结合了脉冲多普勒体制和脉冲压缩体制的优点，由于信号大时宽的带宽积的特点，使得雷达可以以宽脉冲发射波形，在不增加脉冲重复频率的情况下，增大雷达的平均功率，提高雷达的作用距离，在接收时采用匹配滤波器进行脉冲压缩，获得窄脉冲信号，以保持窄脉冲系统的距离分辨力及多普勒系统的速度分辨力，实现在强杂波环境中对动目标的检测。在现代PD-脉冲压缩雷达系统中，目标回波信号的数据更新很快，这就要求雷达处理机在极短的时间内完成对一帧回波数据的处理，具有实时处理的能力，否则就可能丢失。因此，中频LFM-PD雷达实时处理技术逐渐成为现代雷达的一项标准技术。上个世纪80年代以来，随着信息技术和半导体技术的迅速进展，超高速集成电路 (VHSIC)和超大规模集成电路(VLSI)技术得到了大幅度提高。低速、低可靠性的单片机以及小规模的集成电路已经越来越不能满足需要，正逐渐被可编程逻辑器件(如FPGA、CPLD) 和DSP所取代。目前的数字下变频和脉冲压缩处理器有多种实现方法，主要实现方法包括 PC软件实现、DSP实现与FPGA实现。德国汉诺威大学使用6片HiPAR-DSP 16和FPGA实现了一款实时SAR图像处理机。该处理机采用6片HiPAR-DSP 16互联，其处理速度为^GOPS，能够在1200Hz的重频下实时地处理4096X4096的Sbit复数FFT，系统具有处理性能高、功耗低、体积小的优点。 弗吉尼亚理工大学(Virginia Polytechnic Institute and State University)采用高速 FPGA，通过控制8片高速ADC，设计了速度高达SG-samples/s的超高速采样数字收发器，可实现对UWB脉冲的超高速采样，为UWB系统中后续的信号处理与数据处理系统奠定了基础。在上述的实现中频LFM-PD雷达实时处理的方法中，利用PC软件实现数字下变频和脉冲压缩开发简单，但是速度通常不能达到实时处理的要求，而且不适合应用于大规模的雷达检测系统中。

发明内容
本发明的技术解决问题克服现有技术的不足，提供一种基于FPGA和DSP的中频 LFM-PD雷达信号实时处理系统及处理方法，能够满足实时处理的要求，并且开发周期短，灵活性强，适合应用于大规模的雷达检测系统中。本发明的技术解决方案一种基于FPGA和DSP的中频LFM-PD雷达信号实时处理系统，包括FPGA和DSP。其中FPGA包括中频采样模块、数字下变频模块、脉冲压缩模块； DSP包括相参积累模块、运动补偿模块和恒虚警检测(CFAR)模块。进入FPGA中频采样模块的信号是中频雷达信号，通过中频采样模块的直接中频采样得到了数字中频信号；数字中频信号进入数字下变频模块，进行数字下变频，得到了 I、Q两路信号；I、Q两路信号进入脉冲压缩模块，脉冲压缩模块对I、Q两路信号产生匹配系数，进行脉冲压缩处理。脉冲压缩后的信号进入DSP相参积累模块，该模块对信号做FFT，得到积累结果；相参积累后的信号进入恒虚警检测模块检测，判断是否存在目标。脉冲压缩模块包括匹配系数产生模块、FFT模块、复乘模块和IFFT模块。各部分连接关系如图所示。I、Q信号先进入FFT模块做FFT运算，同时产生与I、Q信号匹配的系数，对产生后的系数做FFT运算，两次FFT得出的结果进入复乘模块进行复乘运算后，进入 IFFT模块进行IFFT运算，IFFT运算后的结果即为脉冲压缩后的结果。运动补偿模块采用了运动补偿算法。本系统采用包络时延补偿算法，该算法通过上一帧数据计算出的目标速度结果来计算出下一帧数据所需要做出的运动补偿量，FPGA根据DSP修正的参数调整门信号生成的时序，同时通过对修正参数的累加，确定一帧脉冲串内，每个脉冲门信号需要调整的时钟周期数，通过调整直波、回波的门信号实现运动补偿。所述恒虚警检测模块由DSP实现，该模块由滑窗模块、检测门限计算模块和信号检测模块组成，相参积累后的信号先进入滑窗模块，经过滑窗模块筛选出检测单元、保护单元和参考单元，所述检测单位指要检测的区域，保护单位是与检测单元左右相邻的单元，参考单元是检测单元左右两边的单元，然后经由检测门限计算模块计算出所需的检测门限， 最后由信号检测模块判定检测单元中是否存在目标。一种基于FPGA和DSP的中频LFM-PD雷达信号实时处理方法，实现步骤如下(1)通过中频采样模块将模拟的中频LFM-PD雷达信号离散化，对中频LFM-PD雷达信号进行中频正交采样；(2)采样得到的数字信号通过数字下变频模块进行数字下变频，得到I路信号和Q 路信号；(3) I路信号和Q路信号通过FPGA中的脉冲压缩模块，由FFT模块先做FFT运算， 匹配系数产生模块生成与信号匹配的系数，对系数做FFT运算，两次FFT运算的结果进入复乘模块复乘，复乘后的结果进入IFFT模块进行IFFT运算，完成脉冲压缩；(4)利用DSP的相参积累模块对脉冲压缩后的信号进行FFT运算，完成相参积累；(5)利用DSP对相参积累后的结果进行运动补偿计算，并将计算得到的参数反馈给FPGA(U)的采样控制模块，完成对雷达信号的运动补偿；(6)利用DSP中的恒虚警检测(CFAR)模块对相参积累后的结果进行恒虚警检测 (CFAR)。相参积累后的信号先进入滑窗模块，经由滑窗模块筛选出检测单元、保护单元和参考单元，然后经由检测门限计算模块计算出所需的检测门限，最后由信号检测模块判定检测单元中是否存在目标。本发明与现有技术相比的优点在于(1)本发明在做脉冲压缩处理时，本质是对基带的复数信号做FFT，频域脉压系数复乘和IFFT。FFT算法的硬件实现结构采用的是流水线结构，可以连续不间断地计算。本发明的最高数据通过率为210MSPS，完成一次脉压处理时间仅为0. 25ms，可以满足现今几乎所有雷达的数据处理。(2)本发明采用时域运动补偿的方法，通过调整直波、回波的波门信号实现运动补偿。FPGA根据DSP修正的参数调整波门信号生成的时序，同时通过对修正参数的累加，确定一帧脉冲串内，每个脉冲门信号需要调整的时钟周期数。这种方法实现简单，且不存在脉冲信号溢出门信号范围的问题。(3)本发明以经典的数字下变频和脉冲压缩理论为基础，在对数据进行直接中频采样，来实现基于多相滤波的数字I/Q，对宽脉冲LFM回波进行压缩脉冲处理，使其变为窄脉冲，从而获得了高距离分辨率。(4)采用可编程器件FPGA和DSP作为数字信号处理核心器件，具有很强的灵活性和适应性，大大缩短了开发周期。(5)本发明采用两级缓存，使得采集得到的数据实现充分的缓存。采用FPGA生成的FIFO作为原始数据的第一级缓存，SDRAM作为数据的第二级缓存，与DSP相连，从而使数据的时序更好的匹配。(6)为了保证设计的硬件系统体积尽可能小，因此在不增加系统的硬件负担的前提下，利用系统中现有的FPGA，设计了用FPGA内部资源Block RAM实现异步FIFO存储器作为高速缓存器，它满足前后读写时钟频率不同的硬件环境，使得采集系统设计灵活、简单、 方便，具有很强的扩展性。


图1为本发明实现多相滤波数字I/Q的原理图；图2为本发明LFM脉压的基本原理图；其中，从上至下四个部分分别表示输入脉冲包络、脉冲载频调频特性、压缩网络的频率时延特性、压缩网络脉冲输出；图3为本发明的结构组成框图；图4这本发明中数字下变频的实现结果图；左边表示雷达的原始信号图；右边表示雷达原始信号经过脉冲压缩后的结果图；图5是按频率抽取FFT和按时间抽取IFFT图。
具体实施例方式本发明采用直接中频正交采样和数字脉压方式，从而实现快速的脉冲压缩。原理图如图1和图2所示。本发明的数字下变频原理图如图1所示，在数字信号处理系统中， 通常需要将接收到的中频信号通过正交采样，变为I、Q两路表示的数字基带信号进行处理。为了避免常规模拟域正交采样带来的I/Q通道不一致性，在本处理器中采用直接中频采样。通过直接中频采样再抽取，避免了前级放大器直流漂移对后端信号处理精度的影响， 获得了较高的镜频抑制比。在图1中，将接收到的中频信号通过正交采样，变为I、Q两路表示的数字基带信号进行处理。设输入祚)= ⑴·_[2;τ/。
+沖)]，其中a⑴为信号包络，滩)为初相，&为载频。
根据带通采样定理，为保证对实信号x(t)进行采样时正负频谱不发生混叠，采样 频率fs与も及信号带宽B应满足关系fs彡2B及人=^J式中m为任意正整数(2. 1)以fs对输入进行采样，得到采样信号序列
权利要求
1.一种基于FPGA和DSP的中频LFM-PD雷达信号实时处理系统，其特征在于包括 FPGA (13)和DSP (20)，其中FPGA (13)包括中频采样模块(3)、数字下变频模块0)、脉冲压缩模块(12)，中频采样模块(3)由A/D模块(1)和A/D采样控制模块(2)组成；DSP (20)包括相参积累模块(14)、运动补偿模块(1 和恒虚警检测(CFAR)模块(19)；中频雷达信号进入FPGA(13)的中频采样模块(3)中，由A/D采样控制模块(2)控制A/D模块(1)的直接中频采样得到数字中频信号；数字中频信号进入数字下变频模块G)，进行数字下变频，得到了 I、Q两路信号；I、Q两路信号进入脉冲压缩模块(1 进行脉冲压缩处理；脉冲压缩处理后的信号进入DSP相参积累模块(14)中进行FFT，得到相参积累结果；相参积累后的信号进入运动补偿模块(1 ，通过运动补偿算法计算出需要做出的运动补偿量，将得出的参数反馈给FPGA(13)的采样控制模块(2)调整波门信号时序；最后相参积累后的信号进入恒虚警检测(CFAR)模块(19)检测，判断是否存在目标。
2.根据权利要求1所述基于FPGA和DSP的中频LFM-PD雷达信号实时处理系统，其特征在于所述脉冲压缩模块(12)包括匹配系数产生模块(5)、FFT模块(6)、复乘模块(10) 和IFFT模块(11) ；I、Q信号先进入FFT模块(6)做FFT运算，匹配系数产生模块(5)同时产生与I、Q信号匹配的系数，对产生后的系数做FFT运算，两次FFT得出的结果进入复乘模块(10)进行复乘运算后，进入IFFT模块(11)进行IFFT运算，IFFT运算后的结果即为脉冲压缩处理后的结果。
3.根据权利要求1所述基于FPGA和DSP的中频LFM-PD雷达信号实时处理系统，其特征在于所述运动补偿模块采用包络时延补偿算法，所述包络时延补偿算法通过上一帧数据计算出的目标速度结果来计算出下一帧数据所需要做出的运动补偿量，然后反馈至采样控制模块O)，采样控制模块( 根据包络时延补偿算法反馈的参数调整波门信号的时序。
4.根据权利要求1所述基于FPGA和DSP的中频LFM-PD雷达信号实时处理系统，其特征在于所述恒虚警检测模块(19)包括滑窗模块(16)、检测门限计算模块(17)和信号检测模块(18)；相参积累后的信号先进入滑窗模块(16)，经由滑窗模块(16)筛选出检测单元、保护单元和参考单元，所述检测单位指要检测的区域，保护单位是与检测单元左右相邻的单元，参考单元是检测单元左右两边的单元，然后经由检测门限计算模块(17)计算出所需的检测门限，最后由信号检测模块(18)判定检测单元中是否存在目标。
5.一种基于FPGA和DSP的中频LFM-PD雷达信号实时处理方法，其特征在于实现步骤如下步骤1 通过中频采样模块( 将模拟的中频LFM-PD雷达信号离散化，对中频LFM-PD 雷达信号进行中频正交采样；步骤2 采样得到的数字信号通过数字下变频模块(4)进行数字下变频，得到I路信号和Q路信号；步骤3 I路信号和Q路信号通过FPGA (13)中的脉冲压缩模块(12)，由FFT模块(6)先对信号做FFT运算，匹配系数产生模块(5)生成与信号匹配的系数，FFT模块(6)再对与信号匹配的系数做FFT运算，两次FFT运算的结果进入复乘模块(10)复乘，复乘后的结果进入IFFT模块(11)进行IFFT运算，完成脉冲压缩；步骤4:利用DSPQ0)的相参积累模块(14)对脉冲压缩后的信号进行FFT运算，完成相参积累；步骤5 利用DSP (20)对相参积累后的结果进行运动补偿计算，并将计算得到的参数反馈给FPGA(U)的采样控制模块O)，完成对雷达信号的运动补偿；步骤6:利用DSPQ0)中的恒虚警检测(CFAR)模块(19)对相参积累后的结果进行恒虚警检测(CFAR)，相参积累后的信号先进入滑窗模块(16)，经由滑窗模块(16)筛选出检测单元、保护单元和参考单元，然后经由检测门限计算模块(17)计算出所需的检测门限，最后由信号检测模块(18)判定检测单元中是否存在目标。
全文摘要
一种基于FPGA和DSP的中频LFM-PD雷达信号实时处理系统及其实现方法由中频采样模块、数字下变频模块、脉冲压缩模块、相参积累模块、运动补偿模块和恒虚警检测模块组成，被处理的雷达信号首先进入中频采样模块，离散化后的信号送入数字下变频模块进行数字下变频处理，接着进入脉冲压缩模块进行脉冲压缩处理，最后经相参积累模块积累出结果，进入运动补偿模块计算出运动补偿量，最后相参积累结果进入恒虚警检测模块检测出目标。本发明能够满足实时处理的要求，并且开发周期短，灵活性强，适合应用于大规模的雷达检测系统中。
文档编号G01S7/32GK102288941SQ201110131410
公开日2011年12月21日 申请日期2011年5月19日 优先权日2011年5月19日
发明者张玉玺, 毕严先, 王俊 申请人:北京航空航天大学