专利名称：经过电路组件连接器的电学通路连续性的测试方法和装置的制作方法
技术领域：
本发明涉及经过电路组件连接器的电学通路连续性的测试方法和装置。
背景技术：
在制造过程中，需要对电路组件(例如印刷电路板和多芯片模块)进行互连缺陷的测试，所述缺陷例如是开路焊点、坏连接器、以及弯曲或未对准的引线(例如引脚、焊球或弹簧触点)。测试这些缺陷的一种方法是通过电容引线架(lead-frame)测试。
图1和图2图示了用于电容引线架测试的示例性装置。图1图示了电路组件100，其包括集成电路(IC)封装102和印刷电路板104。围在IC封装中的是IC 106。IC通过多条键合线112、114被键合到引线架的引线108、110。引线将依次被焊接到印刷电路板上的导电迹线。但是要注意，一条引线108没有被焊接到印刷电路板上，从而导致“开路”缺陷。
位于IC封装102上方的是电容引线架测试组件116。所示出的示例性测试组件116包括感测板118、接地面120和缓冲器122。测试组件被耦合到交流电(AC)检测器124。第一接地测试探针TP_1被耦合到IC封装的引线110。第二测试探针TP_2被耦合到IC封装的引线108。第二测试探针TP_2还被耦合到AC源126。
图2图示了图1中所示装置的等效电路。在等效电路中，CSense是在感测板118与正被感测的引线108之间观察到的电容，CJoint是在引线108与该引线应该被焊接到其上的导电迹线(在印刷电路板上)之间观察到的电容。开关S代表正被测试的引线的质量。如果正被测试的引线是好的，那么开关S是合上的，由AC检测器观察到的电容是CSense。如果正被测试的引线是坏的，那么开关S是断开的，由AC检测器观察到的电容是CSense·CJoint/(CSense+CJoint)。如果所选CSense远远大于任何可能的CJoint，那么坏的引线将使AC检测器观察到与CJoint接近的电容。因此，AC检测器必须有足够的分辨率来区分CSense和CJoint。
在题目为“Identification of Pin-Open Faults by Capacitive CouplingThrough the Integrated Circuit Package”的Crook等人的美国专利No.5,557,209中，以及在题目为“Capacitive Electrode System for DetectingOpen Solder Joints in Printed Circuit Assemblies”的Kerschner的美国专利No.5,498,964中，会找到电容引线架测试的其他和更详细的说明。
多年来，各种因素妨碍了电容引线架测试的成功。一个因素是IC引线架和测试器的感测板之间没有电容耦合。这个问题很大程度上起因于正在进行的IC封装及其引线架的小型化、以及在引线架与感测板(其一部分位于IC封装内)之间所强加的接地屏蔽和热沉。“区域连接”封装也加剧了引线架的小型化。在区域连接封装中，封装的引线架不是沿着封装的边缘按行布置，而是以阵列布置在封装的表面上。封装区域连接的例子包括球栅阵列(BGA；在封装表面上包括多个焊球的引线架)和岸面栅格阵列(LGA；在封装表面上包括多个被印上或隔离开的接触焊盘)。区域连接封装可能是有优点的，因为它们通常会使将封装的IC耦合到其引线架的信号迹线的长度最小化。但是，它们也可能妨碍电容引线架测试，因为有时它们会使得电容引线架测试器的感测板难以放置得足够靠近它们的引线架。
在题目为“Integrated or Intrapackage Capability for Testing ElectricalContinuity Between an Integrated Circuit and Other Circuitry”的Parker等人的美国专利No.6,087,842中，公开了解决IC小型化的一些问题的一种方法。该专利教导了电容传感器在IC封装内的放置。如果小心选择这种传感器的放置，就可以增强传感器和封装的引线架之间的电容耦合——这部分是因为电容传感器的内部放置可以回避IC封装的屏蔽和热耗散结构。
妨碍电容引线架测试成功的另一个因素是IC封装上非信号引线占所有引线的比率。因为IC已经变得更加复杂，并以更高的频率操作，所以作为所有引线的一小部分的非信号引线的比率也已增加。一般地，非信号引线用于供电和提供接地连接，以及进行冗余并联(或者在印刷电路板上，或者在IC封装内，或者在IC自身上)。电容引线架测试不是被设计用来检测这种引线上的开路的。因此，IC引线的很大一部分将可能遭受不能被测试的开路缺陷。
妨碍电容引线架测试成功的另一个因素是插槽安装式IC封装。这些封装不直接安装到板上，而是安装在插槽中，这些插槽允许在制造板之后添加或替换这些封装。这给测试增加了一层的复杂度，因为板和封装之间的适当连接要求板和插槽之间的适当连接。如果封装被置于插槽中，那么通过电路内测试、边界扫描测试、电容引线架测试等可以立刻测试两组连接(即，板和封装之间的连接，以及板和插槽之间的连接)。但是，所有这些技术取决于所插入设备固有的开路测试覆盖率；并且，即使所插入设备适合于应用这些技术，也只有信号引线将被充分测试，而冗余电源和接地连接将只能被“粗略地”测试。如果所插入设备具有较差的可检测性，那么所插入设备和插槽都将不能被充分测试。

发明内容
本发明的一个方面提供了一种设备，用于测试经过电路组件连接器的电学通路的连续性，该设备包括封装，包含不完整的或者不包含用于所述电路组件的任务电路；在所述封装上的多个触点，用于配合到所述连接器的多个触点；与所述封装集成的测试传感器端口；以及与所述封装集成的多个无源电路元件，其中的一些并联耦合在所述封装上的所述多个触点中的一些与所述测试传感器端口之间。
本发明的另一个方面提供了一种设备，用于测试经过电路组件连接器的电学通路的连续性，该设备包括封装，包含不完整的或者不包含用于所述电路组件的任务电路；在所述封装上的多个触点，用于配合到所述连接器的多个触点；与所述封装集成的测试传感器端口；以及围在所述封装内的多个无源电路元件，其中的一些并联耦合在所述封装上的所述多个触点中的一些与所述测试传感器端口之间。
本发明的另一个方面提供了一种设备，用于测试经过电路组件连接器的电学通路的连续性，该设备包括封装，包含不完整的或者不包含用于所述电路组件的任务电路；在所述封装上的多个触点，用于配合到所述连接器的多个触点；与所述封装集成的多个测试传感器端口；以及围在所述封装内的多组无源电路元件，其中，每一组无源电路元件并联耦合在所述多个触点中的一个相应的组与一个所述测试传感器端口之间，并且其中所述多个触点的所述的组交叉。
此外，本发明还公开了一种方法，用于测试经过电路组件的电学通路的连续性，包括将便于测试的电路封装配合到所述电路组件的连接器，其中所述电路封装包括多个触点，用于配合到所述连接器的多个触点，所述电路封装包含不完整的或不包含用于电路组件的任务电路，而包含被并联耦合在所述封装的多个触点和所述电路封装的测试传感器端口之间的多个无源电路元件；激励所述电路组件的一个或多个节点；测量所述电路封装的电学特征；以及将所述测量到的电学特征与至少一个阈值进行比较，来评价经过所述电路组件的至少两个电学通路的连续性。
此外，本发明还公开了一种方法，用于测试经过电路组件的电学通路的连续性，包括将测试夹具配合到所述电路组件的连接器，其中所述测试夹具支持一个或多个便于测试的电路封装，所述电路封装包括多个触点，用于电耦合到所述连接器的多个触点，所述电路封装包含不完整的或不包含用于电路组件的任务电路，而包含并联耦合在所述封装的多个触点和所述电路封装的测试传感器端口之间的多个无源电路元件；激励所述电路组件的一个或多个节点；测量一个或多个所述电路封装的电学特征；以及将所述测量到的(一个或多个)电学特征与至少一个阈值进行比较，来评价经过所述电路组件的至少两个电学通路的连续性。


在附图中图示了本发明的说明性和当前优选的实施例，在附图中图1和图2图示了用于电容引线架测试的示例性装置；图3和图4图示了包括各种形式连接器的电路组件；图5图示了设备的第一示例性实施例，该设备用于测试经过电路组件的连接器的电学通路的连续性，其中，若干并联的无源电路元件包括电容器；图6图示了设备的第二示例性实施例，该设备用于测试经过电路组件的连接器的电学通路的连续性，其中，若干并联的无源电路元件包括电阻器；图7图示了设备的第三示例性实施例，该设备用于测试经过电路组件的连接器的电学通路的连续性，其中，所述设备被配合到连接器，并且电容引线架测试组件被耦合到所述设备；图8图示了设备的第四示例性实施例，该设备用于测试经过电路组件的连接器的电学通路的连续性，其中，所述设备包括接地屏蔽；图9图示了形成图8所示设备的若干层的一个示例性实施例；图10图示了设备的第五示例性实施例，该设备用于测试经过电路组件的连接器的电学通路的连续性，其中，许多并联电容器的每一个具有不同的值；图11图示了用于测试经过电路组件的电学通路的连续性的第一示例性方法；图12图示了为了测试经过对于用来制造测试设备的封装技术来说太大的连接器的电学通路的连续性，可以怎样将图5到图8中示出的多个测试设备安装到印刷电路板或其他衬底上；图13图示了用于测试经过电路组件的电学通路的连续性的第二示例性方法；以及图14图示了设备的第六示例性实施例，该设备用于测试经过电路组件的连接器的电学通路的连续性，其中，实现了故障寻找方案。
具体实施例方式
图3和图4图示了包括各种形式连接器(例如，用于接纳集成电路(IC)封装的插槽302，以及用纳接收随机访问存储器(RAM)模块的连接器402、404、406)的电路组件300、400。图5图示了设备500的第一示例性实施例，设备500用于测试经过电路组件的连接器的电学通路的连续性。作为例子，设备500被配置为用于测试图1中示出的IC插槽302。
设备500包括封装502，其包含用于电路组件300的不完整任务电路或不包含所述电路，测试连接器302形成电路组件300的一部分。如果设备不包含任务电路，那么设备500可以基于连接器302的结构设计来生产，而无需了解电路组件300的功能设计的任何信息。
封装502设置有多个触点(标识为触点A-L)，用于配合到被测试连接器302的多个触点。如图5所示，封装上的触点可以包括球栅阵列(BGA)的焊球。触点还可以采用岸面栅格阵列(LGA)的形式，引脚，以及其他形式的触点(例如PBGA、TBGA、CBGA、CCGA、CLGA、HiTCE或有机/层叠触点)。
与封装502集成的测试传感器端口可以采取多种形式中的一种或多种。例如，如图5所示，测试传感器端口可以包括电容器板504和欧姆触点506中的两者或其中之一。如果测试传感器端口包括电容器板，那么该板可以采取外部电容器板的形式，或者如所示的，采取围在封装502内的电容器板504的形式使得可以用封装502作为电介质来对其进行耦合。
与封装502集成(并且可能被围在其内)的是多个无源电路元件(标识为电容器C1-C12)，其并联地耦合在封装502上的多个触点A-L与测试传感器端口504、506之间。在图5中，无源电路元件被示为是电容器，其中每一个都耦合在不同的一个封装触点与公共内部电路节点508之间。但是，如图6所示，无源电路元件可以采取其他形式，例如电阻器R1-R12。
在图5中示出的设备实施例中，并联电容器C1-C12的值基本上是相等的。也就是说，电容器之间的相对变化(或误差ε)被保持为一个很小的值，例如0.5％。只要误差ε很小，而且与被测试连接器的触点之间的电容正常值相比电容器达到的值很小，那么电容器达到的实际值就不需要精密地控制。这样，例如，如果被测试连接器的触点之间的电容正常值在1皮法(pF)左右，那么并联电容器达到的值可能是15毫微微法拉(fF)±0.25％，或者是，14.5fF±0.25％。但是，模型化的考虑可能要求将并联电容器的值保持在某种期望值(例如15fF±5％)内。并联电容器的值可以被保持为与连接器电容的正常值相比很小，这样设备500插入到被测试的连接器302中将不会在连接器的触点之间的增加明显的附加电容，而其可能是某些电路组件测试的重要因素。
为了匹配并联电容器的值，最靠近封装502周边的那些电容器可能需要按照与最靠近封装中心的那些电容器不同的大小制作。
现在假设如上段中描述所配置的设备500被用于测试电路组件300。为准备测试，设备500被配合到电路组件300的连接器302上，如图7所示。然后，电容引线架测试组件116被耦合到设备500的测试传感器端口504。在图7中，设备的测试传感器端口包括埋入的电容器板504，但没有欧姆触点。因此，电容引线架测试组件116包括用于电容耦合到设备500的感测板118。埋入的电容器板504可以很大并且相对靠近封装502的表面，使得感测板118与电容器板504之间的电容与电容器C1-C12的值相比很大。在这种方式下，电容器板504与传感器116之间的电容将对由节点508观察到的电容组合值的测量影响最小(如在下面将描述的)。
电路组件300的耦合到被测试连接器302的触点A-L的那些节点，被耦合到一些测试探针上(例如探针TP_1、TP_2、TP_3、TP_4、TP_5和TP_6)。作为例子，这些测试探针可以包括在“钉床(bed of nail)”测试夹具中。
在将电路组件300作好进行测试的准备后，激励(例如通过AC信号源)电路组件的一个或多个节点，而电路组件的其他节点优选被接地(以减少噪声和无关的信号拾音)。示例性的测试顺序可以从节点702的激励和其他节点704到712的接地开始。如果连接器302处于良好状态，并且被适当地耦合到节点702，那么节点702应该与设备500的触点A短路，并且在节点508处所观察到的电容应该等于C±ε。(注意，为了这里讨论的目的，假设电容C1-C12中每一个的值都等于C。)如果连接器302是有缺陷的，或者没有被适当地耦合到节点702，那么所导致的节点702和触点A之间的开路将导致与电容器C1串联放置的小的电容，从而减少了由节点508所观察到的电容。例如，如果C的值是15fF，由开路贡献的电容是1fF，那么由节点508所观察到的电容将近似为0.94fF。在节点508所观察到的电容的这一改变(从15fF到0.94fF)，如果对于电容引线架传感器116的灵敏度来说是可检测的(并且如果大于ε)，那么就可以被用于确定在电路组件300中存在开路。
对电路组件300的测试可以继续到对节点704的激励，而所有其他节点702、706到712被接地。注意，节点704是耦合设备500的触点B-E的电源面。如果连接器302处于良好状态，并且被适当地耦合到节点704，那么节点704应该与设备的触点B-E短路，并且在节点508处所观察到的电容应该等于4C±4ε。如果连接器是有缺陷的，或者没有被适当地耦合到节点704，那么将放置一个或多个小的电容与电容器C2到C5中的一个或多个串联，并且在节点508观察到的电容将下降。例如，如果C的值是15fF，在设备500的一个触点处的开路贡献的电容是1fF，那么由节点508所观察到的电容将近似为45fF。同样，在节点508所观察到的电容的这一改变(从60fF到45fF)，如果对于电容引线架传感器116的灵敏度来说是可检测的(并且如果大于4ε)，那么就可以被用于确定在电路组件300中存在开路。
可以类似于节点702和704对其余的信号节点706、708、712和接地面710进行测试。
在图7图示的设置中，电容引线架传感器116的感测板118可以从被测试的电路组件300获得寄生电容。该寄生电容有可能会掩蔽开路。因此可能期望某种屏蔽。但是，该屏蔽不能被结合到电路组件300的接地面710，因为这会影响电路组件接地面中的适当连接冗余的测试。结果是，该屏蔽可以被连接到信号接地(即，测量施加给电路组件300的激励的基准)。如果屏蔽没有被接地而只是“浮空”，那么它增加了与测量通路串联的另一个电容。
图8图示了包括接地屏蔽802的测试设备800。接地屏蔽802围住多个无源电路元件(例如并联电容器C1-C12)，并在其中具有孔，通过这些孔可以对元件触点和其他信号线布线。接地屏蔽802可以有多种构造，但是在一个实施例中，其包括位于多个无源电路元件上方的第一接地面804，位于多个无源电路元件下方的第二接地面806，以及耦合第一和第二接地面的若干导电过孔808、810。
作为例子，设备800的测试传感器端口可以包括用于读并联电容器C1-C12的值的第一欧姆触点812，用于耦合到接地屏蔽802的第二欧姆触点814。在这种方式下，电容引线架测试组件816可以在于触点812处读设备800的电容时，将接地屏蔽802耦合到信号接地。
图9示出了形成图8所示设备800的若干层的一个示例性实施例。所述层包括1)第一导电层，其中具有被图案化的电容器的第一侧900、902，2)第二导电层，其中具有被图案化的电容器的第二侧904，和3)将第一和第二导电层隔开的介电层906。电容器的第二侧可以各自形成，或者如所示得可以由一个连续的导体904形成。为了保证电容器的值基本相同，应该小心控制介电层906的成分和厚度。还应该小心控制电容器的第一侧900、902的宽度。上过孔908、910可以被用于将导体904耦合到欧姆触点812，以及用于将接地面804耦合到欧姆触点814。下过孔(例如过孔912)可以被用于将电容器的第一侧900、902耦合到如焊球A-D的外部触点。
虽然在图9中示出的电容器是平板型的电容器，但是它们不一定是这样。或者，电容器可以由平行迹线形成，其间距和长度被控制以产生期望的电容。电容器还可以由在其间具有精心设计的电容的同轴圆柱体形成，或者以其他形式形成。
可以选择或限制并联电容器C以及误差ε的值，使得特定电容引线架测试组件可以区分N个和N-1个电容器的组合电容(或者区分C的N倍和N-1倍)。但是，特定电容引线架测试组件的灵敏度有时将规定N的最大值。在这种情况下，设备1000可以设置有附加的测试传感器端口1002、1004、1006(见图10)。于是，设备1000的触点(A-L)可以被分组，使得在每一组触点与其相应测试传感器端口1002-1006之间并联耦合的是不同组的无源元件(例如，C1-C4，C5-C8，C9-C12)。在测试电路组件时，多个测试缓冲器可以被并联耦合到设备的测试传感器端口1002-1006，或者单个测试缓冲器可以顺序地耦合到测试传感器端口1002-1006的一些上。
一直到这一点，已经假设若干的并联无源元件的值是基本上相同的。但是，可以不是这样的情况。例如，设备的并联电容器中的每一个可以具有不同的值。可以多样选择不同的值，但是为了测试方便，可以将值选择为是某个公共值的倍数(例如它们的不同值可以是C，2C，4C，8C，……，2NC)。因此，连接器的单个故障(甚至是多个故障)失效将产生与C的独特倍数相关联的电容减少。在这种方式下，可以更容易地确定一个或多个故障的(一个或多个)位置。
作为例子，可以通过将不同数量并联耦合的电容器耦合到一组触点中的每一个上，来获得电容的不同值。或者，可以调整形成电容器不同两侧的平板的宽度或线的长度。
图11图示了方法1100，该方法使用上述的任何测试设备(以及其他设备)来测试经过电路组件的电学通路的连续性。方法1100从步骤1102开始，即将便于测试的电路封装配合到电路组件的连接器。该电路封装1)包括多个触点，用于配合到连接器的多个触点，2)包含不完整的或不包括用于电路组件的任务电路，以及3)包含多个无源电路元件，其并联耦合在封装的多个触点和电路封装的测试传感器端口之间。方法1100继续到步骤1104，即激励电路组件的一个或多个节点，紧接着是步骤1106，即测量电路封装的电学特征(例如电容或电阻)。最后，在1108中将所测量到的电学特征与至少一个阈值(例如，电容或电阻的不同组合)进行比较，来评价经过电路组件的至少两个电学通路的连续性。如果所测量的电学特征是电容，那么该电容可以用电容引线架组件的方式进行测量。
图12图示了为了测试对于用来制造测试设备的封装技术来说太大的连接器1202的电学通路的连续性(或者为了测试被成形为与测试设备1208具有不同形状的连接器)，可以怎样将图5到图8中示出的多个测试设备安装到印刷电路板1206或其他衬底上。印刷电路板1206可以包括信号布线，用于将被测试连接器1202的触点连线到安装在其上的各个测试设备1208、1210的触点。印刷电路板还可以包括(或者被耦合到)夹具1204，其用于将印刷电路板1206和测试设备1208、1210配合到连接器1202。相同或不同的测试组件1212、1214，可以被用于读测试设备1208、1210的电容或其他电学特征。
图13图示了方法1300，该方法用于使用图12示出的设备来测试通过电路组件的电学通路的连续性。方法1300从步骤1302开始，即将测试夹具配合到电路组件的连接器。测试夹具支持一个或多个便于测试的电路封装，其中每一个所述电路封装1)包括多个触点，用于电耦合到连接器的多个触点，2)包含不完整的或不包含电路组件的任务电路，以及3)包含多个无源电路元件，其并联耦合在封装的多个触点和电路封装的测试传感器端口之间。方法继续到步骤1304，即激励电路组件的一个或多个节点，紧接着是步骤1306，即测量一个或多个电路封装的电学特征(例如电容或电阻)。最后，在步骤1308中将所测量到的(一个或多个)电学特征与至少一个阈值进行比较，来评价电路组件的至少两个电学通路的连续性。如果所测量的电学特征是电容，那么该电容可以用电容引线架组件的方式进行测量。
图14图示了另一种设备1400，用于测试经过电路组件的连接器的电学通路的连续性。该设备同样包括包含不完整的或不包含电路组件的任务电路的封装。在封装1400上的是多个触点(A1，A2，B1，B2)，用于配合到连接器的多个触点；与封装1400集成的是多个测试传感器端口(S1，S2，S3，S4)。多组无源电路元件(C1/C2，C3/C4，C5/C6，C7/C8)被围在封装1400内。每一组无源电路组件并联耦合在相应一组的多个触点与一个测试传感器端口之间。多个触点的所述组交叉。例如，触点A1被耦合到C1/C2组元件和C5/C6组元件。在这种方式下，由这些测试传感器端口中的不同端口所观察到的电容的改变可以被用于确定故障位于何处。例如，如果在触点A1有故障，那么它将影响在测试传感器端口S1和S3的读数。因此，包含在这两组中的触点A1就是故障的位置。虽然在图14中公开的故障寻找方案需要用于2×2阵列的大量开销，但是该开销随着阵列中触点数量的增加会大大减少(即，当触点数量增加2次幂(N2)时，唯一地找出触点所需的测试传感器端口的数量只增长两倍(2N))。
虽然在这里已经详细描述了本发明的说明性和当前为优选的实施例，但是应该理解，本发明原理可以用其他的各种方式实现和应用，所附权利要求意于被解释为包括所有不受现有技术限制的这些改变。
权利要求
1.一种设备，用于测试经过电路组件连接器的电学通路的连续性，包括封装，包含不完整的或者不包含用于所述电路组件的任务电路；在所述封装上的多个触点，用于配合到所述连接器的多个触点；与所述封装集成的测试传感器端口；以及与所述封装集成的多个无源电路元件，其中的一些并联耦合在所述封装上的所述多个触点中的一些与所述测试传感器端口之间。
2.如权利要求1所述的设备，还包括在所述封装上的第二多个触点，用于配合到所述连接器的第二多个触点；与所述封装集成的第二测试传感器端口；以及与所述封装集成的第二多个无源电路元件，被耦合在所述封装上的第二多个触点的一些与所述第二测试传感器端口之间。
3.如权利要求1所述的设备，其中，所述测试传感器端口包括围在所述封装内的电容器板。
4.如权利要求1所述的设备，其中，所述测试传感器端口包括在所述封装上的欧姆触点。
5.如权利要求1所述的设备，其中，所述无源电路元件是电容器。
6.如权利要求5所述的设备，其中，所述多个电容器由以下部分形成第一导电层，在其中具有被图案化的所述电容器的第一侧；第二导电层，在其中具有被图案化的所述电容器的第二侧；以及介电层，将所述第一和第二导电层隔开。
7.如权利要求5所述的设备，其中，所述多个电容器的值基本上是相同的。
8.如权利要求7所述的设备，其中，不同数量的所述多个电容器中被耦合到所述封装上的所述多个触点的每一个。
9.如权利要求5所述的设备，其中，所述多个电容器中的最靠近所述封装周边的那些电容器被按照与所述多个电容器中的最靠近所述封装中心的那些电容器不同的大小制作。
10.如权利要求5所述的设备，其中，所述多个电容器的每一个具有不同的值。
11.如权利要求1所述的设备，还包括用于所述多个无源电路元件的接地屏蔽。
12.如权利要求11所述的设备，其中，所述测试传感器端口包括欧姆触点，并且所述接地屏蔽被耦合到所述欧姆触点；并且其中，所述接地屏蔽包括第一接地面，位于所述多个无源电路元件上方；第二接地面，位于所述多个无源电路元件下方；以及耦合所述第一和第二接地面的若干导电过孔。
13.如权利要求1所述的设备，其中，所述无源电路元件是电阻器。
14.如权利要求1所述的设备，其中，所述连接器是插槽，并且其中所述封装被构造为配合所述插槽。
15.如权利要求1所述的设备，其中，所述多个无源电路元件被围在所述封装内。
16.一种设备，用于测试经过电路组件连接器的电学通路的连续性，包括封装，包含不完整的或者不包含用于所述电路组件的任务电路；在所述封装上的多个触点，用于配合到所述连接器的多个触点；与所述封装集成的测试传感器端口；以及围在所述封装内的多个无源电路元件，其中的一些并联耦合在所述封装上的所述多个触点中的一些与所述测试传感器端口之间。
17.如权利要求16所述的设备，还包括用于所述多个无源电路元件的接地屏蔽；其中，所述接地屏蔽被耦合到所述测试传感器端口的欧姆触点。
18.如权利要求16所述的设备，还包括在所述封装上的至少一组额外的多个触点，用于配合到所述连接器的至少一组额外的多个触点；与所述封装集成的至少一个额外的测试传感器端口；以及围在所述封装内的至少一组额外的多个无源电路元件，所述多个无源电路元件的每一个都耦合在所述封装上额外多个触点中的一个与所述额外测试传感器端口中的一个之间。
19.如权利要求18所述的设备，还包括用于所述多个无源电路元件的至少一个接地屏蔽；其中，所述至少一个接地屏蔽中的每一个被耦合到所述测试传感器端口中的至少一个的欧姆触点。
20.一种设备，用于测试经过电路组件连接器的电学通路的连续性，包括封装，包含不完整的或者不包含用于所述电路组件的任务电路；在所述封装上的多个触点，用于配合到所述连接器的多个触点；与所述封装集成的多个测试传感器端口；以及围在所述封装内的多组无源电路元件，其中，每一组无源电路元件并联耦合在所述多个触点中的一个相应的组与一个所述测试传感器端口之间，并且其中所述多个触点的所述的组交叉。
21.如权利要求20所述的设备，其中，所述无源电路元件是电容器。
22.如权利要求20所述的设备，其中，所述无源电路元件基本上是相同的。
23.一种方法，用于测试经过电路组件的电学通路的连续性，包括将便于测试的电路封装配合到所述电路组件的连接器；所述电路封装包括多个触点，用于配合到所述连接器的多个触点；所述电路封装包含不完整的或不包含用于电路组件的任务电路，而包含被并联耦合在所述封装的多个触点和所述电路封装的测试传感器端口之间的多个无源电路元件；激励所述电路组件的一个或多个节点；测量所述电路封装的电学特征；以及将所述测量到的电学特征与至少一个阈值进行比较，来评价经过所述电路组件的至少两个电学通路的连续性。
24.如权利要求23所述的方法，其中，所述电路封装的所述电学特征通过电容引线架组件测量。
25.一种方法，用于测试经过电路组件的电学通路的连续性，包括将测试夹具配合到所述电路组件的连接器；所述测试夹具支持一个或多个便于测试的电路封装；所述电路封装包括多个触点，用于电耦合到所述连接器的多个触点；所述电路封装包含不完整的或不包含用于电路组件的任务电路，而包含并联耦合在所述封装的多个触点和所述电路封装的测试传感器端口之间的多个无源电路元件；激励所述电路组件的一个或多个节点；测量一个或多个所述电路封装的电学特征；以及将所述测量到的(一个或多个)电学特征与至少一个阈值进行比较，来评价经过所述电路组件的至少两个电学通路的连续性。
26.如权利要求25所述的方法，其中，所述电路封装的所述电学特征通过电容引线架组件测量。
全文摘要
本发明公开了一种设备，用于测试经过电路组件连接器的电学通路的连续性，该设备包括封装，该封装包含不完整的或者不包含用于所述电路组件的任务电路。所述封装设置有多个触点，用于配合到所述连接器的多个触点。测试传感器端口与所述封装集成。多个无源电路元件与所述封装集成，所述无源电路元件中的一些并联耦合在所述封装上多个触点中的一些与所述测试传感器端口之间。
文档编号G01R31/26GK1605877SQ20041005846
公开日2005年4月13日 申请日期2004年8月16日 优先权日2003年10月9日
发明者肯尼思·P·帕克, 雅各布·L·柏尔 申请人:安捷伦科技有限公司