专利名称：一种线路板阻抗测试片的制作方法
技术领域：
本实用新型涉及线路板阻抗测试技术领域，具体涉及一种线路板阻抗测试片。
背景技术：
线路板使用客户要求对线路板特定的线路有阻抗管控要求，但多数客户在进行线路板设计时并未在线路板上设计可以测试的阻抗模块，这就导致线路板厂不能直接对阻抗线路进行测试，因此线路板厂通常根据客户的阻抗要求，以相同条件在线路板测试片中设计阻抗模块模拟板内阻抗。就不同类别的线路板，客户需依据不同阻抗类别设计相应的阻抗模块，如图I所示，传统的阻抗设计是在所有测试的PAD上设计多个PTH孔，通过电镀及蚀刻使相应层导通或隔离，从而达到测试阻抗的目的。此种阻抗设计因需在所有测试的PAD上均设计多PTH孔，工作量大、时效低，且钻孔及电镀成本较高，导致测试成本居高。 发明内容有鉴于此，本实用新型在要解决的技术问题是提供一种有助于降低测试成本、提高测试效率的线路板阻抗测试片。为解决上述技术问题，本实用新型提供的技术方案是一种线路板阻抗测试片，包括线路板片和多个设置在线路板片各层上的阻抗测试模块，所述阻抗测试模块包括PAD 阻抗测试电路和接地PAD电路，所述PAD阻抗测试电路包括多条与线路板片各层线路连接的测试线路，所述接地PAD电路设置有PTH孔。本实用新型的阻抗测试模块仅在测试时用于接地的接地PAD电路上设计钻孔，而将各PAD阻抗测试电路上的钻孔去除，如原PAD阻抗测试电路上需设置两个钻孔，并在现改为只在接地PAD电路上钻孔，而防焊设计不做更改，测试方式与之前相同。与现有技术相比，本实用新型具有如下优点本实用新型仅在测试时用于接地的接地PAD电路上设计钻孔，而将各PAD阻抗测试电路上的钻孔去除，减少钻孔数量，一方面节约钻孔成本、减少电镀成本，另一方面减少设计工作量、提升设计时效，从而有助于降低测试成本、提高测试效率。

图I为现有线路板阻抗测试片结构示意图；图2为本实用新型实施例结构示意图。
具体实施方式
为了便于本领域技术人员了解，下面将结合附图以及实施例对本实用新型进行进一步详细描述。如图2所示，一种线路板阻抗测试片，包括线路板片I和多个设置在线路板片各层上的阻抗测试模块，所述阻抗测试模块包括PAD阻抗测试电路和接地PAD电路11，所述PAD阻抗测试电路包括多条与线路板片各层线路连接的测试线路，所述接地PAD电路设置有PTH孔12。本实用新型的阻抗测试模块仅在测试时用于接地的接地PAD电路上设计钻孔，而将各PAD阻抗测试电路上的钻孔去除，减少钻孔数量，一方面节约钻孔成本、减少电镀成本，另一方面减少设计工作量、提升设计时效，从而有助于降低测试成本、提高测试效率。上述实施例是本实用新型的优选实施方式，除此之外，本实用新型还可以 有其他实现方式。也就是说，在没有脱离本实用新型构思的前提下，任何显而易见的替换也应落入本实用新型的保护范围之内。
权利要求1.一种线路板阻抗测试片，包括线路板片(I)和多个设置在线路板片各层上的阻抗测试模块，其特征在于所述阻抗测试模块包括PAD阻抗测试电路和接地PAD电路，所述PAD阻抗测试电路包括多条与线路板片各层线路连接的测试线路(11)，所述接地PAD电路设置有 PTH 孔(12)。
专利摘要本实用新型涉及一种线路板阻抗测试片,包括线路板片和多个设置在线路板片各层上的阻抗测试模块，所述阻抗测试模块包括PAD阻抗测试电路和接地PAD电路，所述PAD阻抗测试电路包括多条与线路板片各层线路连接的测试线路,所述接地PAD电路设置有PTH孔。本实用新型仅在测试时用于接地的接地PAD电路上设计钻孔,而将各PAD阻抗测试电路上的钻孔去除,减少钻孔数量，一方面节约钻孔成本、减少电镀成本，另一方面减少设计工作量、提升设计时效，从而有助于降低测试成本、提高测试效率。
文档编号G01R27/02GK202443067SQ201120556639
公开日2012年9月19日 申请日期2011年12月28日 优先权日2011年12月28日
发明者李加余, 黄慧, 龚俊 申请人:胜宏科技(惠州)股份有限公司