专利名称：基于并行折叠计数器的重播种测试方案的制作方法
技术领域：
本发明涉及集成电路测试技术，特别是对超大规模集成电路的内建自测试 (Built-InSelf-Test)方法中测试数据压缩方法。
背景技术：
集成电路技术的发展使得可在一个芯片中集成数以亿计的器件，并且可以集成预 先设计和经过验证的IP芯核，如存储器核，微处理器核，DSP核等。这种多元化的集成芯片 已经成为能处理各种信息的集成系统，被称为片上系统或系统芯片SoC。SoC大大降低了 系统成本，缩短了设计周期，加快了产品上市时间，但是SoC产品的测试面临越来越多的挑 战，如1、芯片测试点少，可直接控制或观测的测试点有限，通常只能通过芯片有限的输 入/输出引脚进行测试，而芯片内部节点很难通过宏观机械装置直接控制或观测。2、自动测试设备ATE价格昂贵，芯片的设计和制造技术发展速度比ATE的设计和 制造技术发展快，芯片的时钟频率已超过了目前最先进的ATE的频率，无法进行全速测试。3、测试数据量大，SoC中集成的芯核越多，所需测试数据量就越大以及导致测试时 间的急剧增加。预计到2014年存储测试向量所需存储器的容量是1999年的150倍，将会 超过ATE的存储深度。SoC的测试成本几乎占芯片制造成本的一半。因此，芯片的测试已成为制约集成电 路发展的一个“瓶颈”。已有大量的文献对集成电路的测试方法展开研究，主要有外建自测 试和内建自测试BIST两种方法。外建自测试方法又称为测试源划分技术，此方法将所需的测试向量经过压缩存储 在ATE中，测试期间，通过的解压电路将其还原施加到被测电路上。内建自测试方法，依靠芯片自身的资源完成对芯片的测试。此方法将测试模式生 成器TPG、测试过程控制和测试响应评价功能模块嵌入在被测电路CUT上，摆脱了对ATE的 依赖，减少了测试费用。近些年，国内外学者在BIST方面做了大量的研究工作，提出来很多 有效地的测试压缩方法，如LFSR技术、折叠计数器技术等。而这些技术的提出主要是偏向 于测试压缩率的提高，测试应用时间并没有得到很好的降低，如何降低这些技术的测试应 用时间是当务之急需要解决的问题。测试控制单元与测试响应评价一般具有成熟的方案解决，相对测试模式生成较为 简单，因此，国内外对BIST的研究主要聚焦在测试模式生成方面的居多。针对BIST中数据 量激增的问题，测试时，一般将经过压缩的测试数据存储在芯片ROM中，测试期间通过片上 解压电路将其还原后再施加到被测电路上，称为“存储与生成”。针对这种技术已有很多方 案，如输入精简的方案，扫描森林等。但这些方案与标准的扫描设计流不相容，需重构扫描 链的结构，测试时间长，代价很大。

发明内容
本发明是为避免上述现有技术所存在的不足之处，提供一种基于并行折叠计数器 的重播种测试方案，采用非侵入式的测试数据压缩方案，不改变被测试的电路结构，尤其是 不改变电路中扫描链的结构，通过线性反馈移位寄存器LFSR编码和折叠计数器技术有机 的结合实现折叠计数器的并行测试施加，将应在单扫描链结构中的基于折叠计数器重播种 方案拓展到了多扫描链结构中，使其适合随机测试模式、确定性测试和混合模式测试等多 种测试模式，从而达到降低所需要测试数据的存储容量，缩短测试应用时间。本发明解决技术问题所采用的技术方案是本发明基于并行折叠计数器的重播种测试方案的结构特点是通过线性反馈移位 寄存器LFSR和折叠计数器对测试集进行双重编码压缩，在测试过程中通过相移器和并行 折叠控制电路并行移入多扫描链结构的被测电路完成测试功能。本发明基于并行折叠计数器的重播种测试方案的特点也在于是按如下步骤操作第一步测试前数据压缩过程a、采用自动测试模式生成工具ATPG对被测电路要求测试的故障生成确定的测试 集T，并记LFSR种子集为种子集S，所述种子集S初始为空；b、在所述测试集T中，选取一个测试向量P，将所述测试向量P对应的所有折叠 种子生成出来，用LFSR对所有的折叠种子进行编码，记录所有编码成功的折叠种子以及编 码后的LFSR种子；再一一记录所有编码成功的折叠种子所生成的折叠计数器状态序列中 包含在测试集T中的测试向量；能够覆盖测试集T中最多测试向量的折叠种子以及对应的 LFSR种子被保留下来，并将保留下的LFSR种子添加到种子集S中；C、在测试集T中找出与步骤b中保留下来的折叠种子生成的折叠计数器状态序列 相容的测试向量，并将找出的测试向量从测试集T中删除掉；d、循环所述步骤b和C，直至测试集T为空；第二步测试过程e、采用基于多扫描链结构被测电路下的并行测试施加方案，设扫描链的条数为N， 每条扫描链的长度等长为K，并且K是偶数；若最后一条扫描链的长度不满足要求，则将测 试集T中每个测试向量尾部补足无关位，使最后一条扫描链满足要求；f、测试过程中，选取步骤b中的保留的种子集S的任意一个LFSR种子，并记为m ； LFSR种子m通过LFSR解码得到折叠种子，LFSR结合相移器使折叠种子通过并行折叠控制 电路的翻转控制，得到折叠计数器状态序列移入到被测电路的扫描链中，经过K个时钟周 期完成一个测试向量的移入；当折叠种子所有折叠计数器状态序列测试全部完成测试，则 将选取的LFSR种子m从种子集S中删除；g、重复步骤f，直至种子集合S为空。本发明基于并行折叠计数器的重播种测试方案的特点还在于所述步骤b中LFSR编码的方案是，对于测试集T中任一测试向量，使LFSR能成功 编码其折叠种子之一即可；对于要进行编码的折叠种子的选择所遵循的原则是该折叠种 子编码后的LFSR种子经扩展生成的折叠计数器状态序列能够覆盖测试集T中最多的测试向量。为获得步骤f中所述的折叠计数器状态序列，设置折叠距离计数器、位计数器、译码器、比较器和段折叠控制电路；所述折叠距离计数器由段折叠距离计数器和段中折叠距 离计数器组成，折叠距离值=段折叠距离计数器数值X扫描链的长度+段中折叠距离计数 器数值；由所述译码器对于段折叠距离计数器数值译码得到N位的0. . . 01. . . 1序列，所述 N为扫描链的条数，所述0. ..01.. . 1序列中第一次出现1的位置设为第L位，表示折叠距离 值在第L条扫描链上；比较器比较的是段中折叠距离计数器数值和位计数器数值的大小， 比较器输出值和译码器的输出值通过段折叠控制电路得到翻转信号，以翻转信号控制生成 折叠计数器状态序列。所述段折叠控制电路分为段1折叠控制电路和非段1折叠控制电路；所述段1折叠控制电路有1个，是由一个与门和二选一的多路选择器MUX组成，与 门输入端接译码器第一位译码输出信号与比较器输出信号，与门输出接二选一的多路选择 器MUX的选择端，二选一的多路选择器MUX的两个输入端接段中折叠距离计数器和位计数 器的最低符号位，二选一的多路选择器MUX的输出为翻转信号；所述非段1折叠控制电路是从段2折叠控制电路到段N折叠控制电路共N-I个； 所述每一个非段1折叠控制电路均由一个与门、一个或门和二选一的多路选择器MUX组成， 在所述非段1折叠控制电路中，段M折叠控制电路的与门输入端接译码器第M位译码输出 信号和比较器输出信号，与门的输出端和译码器的第M-I位译码器输出信号接到或门的输 入端，或门的输出端接多路选择器MUX的选择端，1 <M<N+1 ； 二选一的多路选择器MUX的 两个输入端接段中折叠距离计数器和位计数器的最低符号位，二选一的多路选择器MUX的 输出为翻转信号；段折叠控制电路输出的翻转信号通过异或门控制翻转从相移器移出的数 据，从而得到折叠计数器状态序列。LF SR 编码技术由 B Konemann 在文献 LFSR-Coded test patterns for scan designs. Proceeding of European Test Conference, 1991, pp. 237-242 中提出的。当 LFSR 的度数为Smax+20时，编码成功的概率为1_10_6。LFSR编码是将长的测试向量用短的LFSR 种子所替代，从而达到了宽度压缩的目的。折叠计数器的压缩方案是将确定的测试向量嵌入到折叠计数器的序列中，仅需要 存储少量的折叠计数器的种子，即折叠种子，就可以覆盖全部的确定测试向量，其中一个η 位的折叠种子通过折叠计数器可以生成η+1个状态序列，其状态序列可以由折叠种子应用 一定的翻转规则来实现。设折叠计数器的初始状态为s e {0，1}η，其产生的η+1个状态序 列记为？(0，8)，？(1，8)，…，F(n，s)。其中irw(j，i)为翻转函数，翻转函数的公式为
Γ j , if j < i,
_] inv ( J , /) = ^ .(ι)1 ^ j ^ n,0 ^ i ^ n.
F(i,s) = (^mv(1'l)s1, ^ιην(2'ι}82, ··· Imv(1^1)Sn),s = (S1, s2, ···, sn) ,0 ^ i ^ η.i称为折叠距离，j表示测试向量的第j位。若irw(j，i)的值为奇数，~翻转，由0 变为1或由1变为O ；若inv(j,i)的值是偶数保持不变；当~ = ‘X’即是无关位(don't care bit)时，翻转后~ = ‘χ，，折叠计数器的工作原理在“S. Hellebrand，Hua-Guo Liang,
6Hans-Joachimffunderlich :A Mixed Mode BIST Scheme Based on Reseeding of Folding Counters ；ProceedingsIEEE International Test Conference, Atlantic City, NJ, October 2000，pp. 778-784” 中有完整记载；在文献 Hua-Guo Liang, Sybille Hellebrand, Hans-Joachim Wunderlich Two-DimensionalTest Data Compression for Scan-Based Deterministic BIST ；Proceedings IEEE International TestConference,Baltimore,MD, October 30-November 2,2001, pp. 894-902中完整公开了 LFSR和折叠计数器组合编码的 方案。与已有技术相比，本发明效果体现在1、本发明方案通过LFSR和折叠计数器编码实现双重压缩，结合相移器使单扫描 链的串行移入转变成多扫描链的并行移入，通过段折叠控制电路使得所有的扫描切片同时 进行折叠翻转生成折叠计数器序列，使基于折叠计数器重播种方案适合随机测试模式、确 定性测试和混合模式测试等多种测试模式，不仅大量减少了测试时间，还降低了所需测试 数据的存储容量，使压缩效果很高的基于折叠计数器重播种测试方案应用前景更为广阔。2、本发明中的并行的折叠控制结构是在原有的基于折叠计数器重播种测试方案 基础上增添了少量的组合逻辑电路，例如与门，或门等，硬件开销增加不大，但却实现了从 单扫描链到多扫描链的转换，节省了大量测试时间，大幅度降低了测试成本。3、本发明是基于并行折叠计数器重播种测试方案，由于未涉及到电路结构的改 变，与原有的技术体系是相容的，因此可以很好好与其他测试方案相结合形成新的测试效果。


图1本发明并行折叠控制电路框图；图2本发明中段1折叠控制电路；图3本发明中非段1折叠控制电路；图4为本发明的基于并行折叠计数器重播种测试框图。
具体实施例方式实施本发明按如下步骤进行第一步测试前数据压缩过程a、采用自动测试模式生成工具ATPG对被测电路要求测试的故障生成确定的测试 集T，并记LFSR种子集为种子集S，所述种子集S初始为空；b、在所述测试集T中，选取一个测试向量P，将所述测试向量P对应的所有折叠 种子生成出来，用LFSR对所有的折叠种子进行编码，记录所有编码成功的折叠种子以及编 码后的LFSR种子；再一一记录所有编码成功的折叠种子所生成的折叠计数器状态序列中 包含在测试集T中的测试向量；能够覆盖测试集T中最多测试向量的折叠种子以及对应的 LFSR种子被保留下来，并将保留下的LFSR种子添加到种子集S中；C、在测试集T中找出与步骤b中保留下来的折叠种子生成的折叠计数器状态序列 相容的测试向量，并将找出的测试向量从测试集T中删除掉；d、循环所述步骤b和C，直至测试集T为空；
第二步测试过程e、采用基于多扫描链结构被测电路下的并行测试施加方案，设扫描链的条数为N， 每条扫描链的长度等长为K并且K是偶数；若最后一条扫描链的长度不满足要求，则将测试 集T中每个测试向量尾部补足无关位，使最后一条扫描链满足要求；f、测试过程中，选取步骤b中的保留的种子集S的任意一个LFSR种子，并记为m。 LFSR种子m通过LFSR解码得到折叠种子，LFSR结合相移器使折叠种子通过并行折叠控制 电路的翻转控制，得到折叠计数器状态序列移入到被测电路的扫描链中，经过K个时钟周 期(K为扫描链的长度)完成一个测试向量的移入；当折叠种子所有折叠计数器状态序列测 试全部完成测试，则将选取的LFSR种子m从种子集S中删除；g、重复步骤f，直至种子集合S为空。折叠计数器编码表1基于多扫描连的折叠计数器序列生成实例
状态转 移函数第一条扫描链 (段折叠距离为ι)第二条扫描链 (段折叠距离为2)第三条扫描链 (段折叠距离为3)折叠距离1/ 段中折叠距离位置尸1 二3,4位置尸5,6,7,8位置 j=9,10,11,12F(0 , s) inv (j, i)0 10 1 0 0000 000 0 000100 1 0 0000/0F(1 , s) inv (j, i)10 10 11111111 11110 110 11111/1F(2 , s) inv (j, i)110 1 12220 000 2222100 1 22222/2F(3 , s) inv (j, i)1110 12331111 3 3 3 30 110 3 3 3 33/3F(4 , s) inv (j, i)1111 12340 000 4444100 1 44444/4F(5 , s) inv (j, i)1111 12341111 11110 110 11115/1F(6 , s) inv (j, i)1111 12341000 1222100 1 22226/2F(7 , s) inv (j, i)1111 123410 10 12330 110 3 3 3 37/3F(8 , s) inv (j, i)1111 123410 11 1234100 1 44448/4F(9 , s) inv (j, i)1111 123410 11 12340 110 11119/1F(10,s) inv (j, i)1111 123410 11 12340 00 1 122210/2F(11 ,s) inv (j, i)1111 123410 11 123400 10 123311/3F(12 , s) inv (j, i)1111 123410 11 123400 11 123412/4
表1给出了本发明的一个基于多扫描链结构的折叠计数器编码的完整序列的实 例。在该实例中，扫描链的条数为3，长度为4，测试模式即折叠计数器序列的长度为12。每 个序列都由初始状态序列010100001001，折叠距离和翻转函数值共同生成。在本发明中， 折叠距离值分成两部分段折叠距离值和段中折叠距离值，两个折叠距离值共同决定生成 是哪一个状态序列。其中，段折叠距离值决定折叠距离在某条扫描链上，而段中折叠距离值 用来和位计数器数值比较。在基于并行折叠计数器重播种测试方案中，翻转函数值的计算 有所不同在按单扫描链情况的公式(I)求得翻转函数值之后，再进行inv(j，i) = inv(j,
K得到基于多扫描链结构的翻转函数值，K为扫描链的长度。例如表中的F(5，s)第二 条扫描链上第5位的翻转函数值inv(5，5)为5，再进行5% 4= 1，新的翻转函数值为1。翻 转函数值的奇偶性决定哪个状态位是否翻转。若翻转函数值是奇数的话，对应生成的状态 位必须翻转。所举的例子测试向量中不含无关位，当测试向量中含有无关位时，翻转与此类 似，只是无关位保持不变。可以从表1中看出，翻转函数值从单扫描链的长度范围缩小到多 扫描链的扫描链长度范围，这样就可以通过本发明方案的并行折叠控制电路来实现所有的 扫描链同时进行翻转控制移入测试数据，从而得到一个时钟周期可以移入一个扫描切片。并行折叠控制电路并行折叠控制电路框图如图1所示。在折叠控制电路中，折叠距离计数器分成段 折叠距离计数器和段中折叠距离计数器，折叠距离值=段折叠距离计数器数值χ扫描链 的长度+段中折叠距离计数器数值。段中折叠距离计数器数值和位计数器数值的最大值是 扫描链的长度K，都是从1开始计数。而段折叠距离计数器数值是从0开始计数，当段中折 叠距离计数器有进位信号时段折叠计数器数值自动加1。当段折叠距离计数器从0计数到 N-I时正常工作，N为扫描链的条数，当再一次进位信号到来时复位从而进行下一个折叠种 子的折叠计数器状态序列的生成。段折叠控制电路分成段1折叠控制电路和非段1折叠控制电路两类，其中段1折 叠控制电路有1个，非段1折叠控制电路有N-I个从段2折叠控制电路到段N折叠控制电 路。两类段折叠控制电路分别如图2和图3所示，图2中信号如下A 段1译码信号；B 比 较器信号；C 段中折叠距离计数器最低符号位信号；D 位计数器最低符号位信号；E 翻转 输出信号。图3中信号如下A 对应前一段译码信号；B 对应当前段译码信号；C 比较器输 出信号；D 段中折叠距离计数器最低符号位信号；E 位计数器最低符号位信号；F 翻转输 出信号。译码器对段折叠距离计数器数值进行译码得到N位的0. . . 01. . . 1序列，译码得 到的N位序列中第s位送到第s个段折叠控制电路的与门的一个输入端，0 < s < N+1, 0...01...1序列中第一个出现1的位置第L位表示折叠距离值在第L条扫描链上。在第M 个非段1折叠控制电路中，还需将译码器输出序列中的第M-I位输出到第M个非段1折叠 控制电路中的或门输出端，1 < M < N+1。比较器比较的是段中折叠距离计数器数值和位计 数器数值的大小，比较器输出值和译码器输出序列通过段折叠控制电路后得到翻转信号， 翻转信号通过异或门控制翻转从相移器移出的数据得到新的折叠计数器状态序列。并行折叠计数器重播种测试方案整个测试框图结构如图4所示。从图4中可以看出该测试框图中包括一个ROM、一 个LFSR、一个相移器、一个并行折叠控制电路以及被测电路。ROM是存放LFSR种子。首先LFSR从ROM中加载种子，在一个时钟周期内相移器输出一个扫描切片，同时并行折叠控制 电路输出翻转信号通过异或门控制这个扫描切片的翻转，得到还原后的测试数据并行输入 到扫描链中，从而实现K个时钟周期就可以完成一个测试向量的移入，K为扫描链的长度。 可以看出，通过并行折叠控制电路的翻转控制，使测试时间降为原来的1/N，N为扫描链的 条数，大大减少了测试时间，降低了测试成本，而且使基于折叠计数器重播种方案适用于多 种测试模式。
权利要求
1.一种基于并行折叠计数器的重播种测试方案，其特征是通过线性反馈移位寄存器 LFSR和折叠计数器对测试集进行双重编码压缩，在测试过程中通过相移器和并行折叠控制 电路并行移入多扫描链结构的被测电路完成测试功能。
2.根据权利要求1所述的基于并行折叠计数器的重播种测试方案，其特征是按如下步 骤操作第一步测试前数据压缩过程a、采用自动测试模式生成工具ATPG对被测电路要求测试的故障生成确定的测试集T， 并记LFSR种子集为种子集S，所述种子集S初始为空；b、在所述测试集T中，选取一个测试向量P，将所述测试向量P对应的所有折叠种子生 成出来，用LFSR对所有的折叠种子进行编码，记录所有编码成功的折叠种子以及编码后的 LFSR种子；再一一记录所有编码成功的折叠种子所生成的折叠计数器状态序列中包含在 测试集T中的测试向量；能够覆盖测试集T中最多测试向量的折叠种子以及对应的LFSR种 子被保留下来，并将保留下的LFSR种子添加到种子集S中；c、在测试集T中找出与步骤b中保留下来的折叠种子生成的折叠计数器状态序列相容 的测试向量，并将找出的测试向量从测试集T中删除掉；d、循环所述步骤b和c，直至测试集T为空；第二步测试过程e、采用基于多扫描链结构被测电路下的并行测试施加方案，设扫描链的条数为N，每条 扫描链的长度等长为K，并且K是偶数；若最后一条扫描链的长度不满足要求，则将测试集T 中每个测试向量尾部补足无关位，使最后一条扫描链满足要求；f、测试过程中，选取步骤b中的保留的种子集S的任意一个LFSR种子，并记为m;LFSR 种子m通过LFSR解码得到折叠种子，LFSR结合相移器使折叠种子通过并行折叠控制电路 的翻转控制，得到折叠计数器状态序列移入到被测电路的扫描链中，经过K个时钟周期完 成一个测试向量的移入；当折叠种子所有折叠计数器状态序列测试全部完成测试，则将选 取的LFSR种子m从种子集S中删除；g、重复步骤f，直至种子集合S为空。
3.根据权利要求2所述的基于并行折叠计数器的重播种测试方案，其特征是所述步骤 b中LFSR编码的方法是，对于测试集T中任一测试向量，使LFSR能成功编码其折叠种子之 一即可；对于要进行编码的折叠种子的选择所遵循的原则是该折叠种子编码后的LFSR种 子经扩展生成的折叠计数器状态序列能够覆盖测试集T中最多的测试向量。
4.根据权利要求2所述的基于并行折叠计数器的重播种测试方案，其特征是为获得步 骤f中所述的折叠计数器状态序列，设置折叠距离计数器、位计数器、译码器、比较器和段 折叠控制电路；所述折叠距离计数器由段折叠距离计数器和段中折叠距离计数器组成，折 叠距离值=段折叠距离计数器数值X扫描链的长度+段中折叠距离计数器数值；由所述 译码器对于段折叠距离计数器数值译码得到N位的0. . . 01. . . 1序列，所述N为扫描链的条 数，所述0. . . 01. . . 1序列中第一次出现1的位置设为第L位，表示折叠距离值在第L条扫 描链上；比较器比较的是段中折叠距离计数器数值和位计数器数值的大小，比较器输出值 和译码器的输出值通过段折叠控制电路得到翻转信号，以翻转信号控制生成折叠计数器状 态序列。
5.根据权利要求4所述的基于并行折叠计数器的重播种测试方案，其特征是所述段折 叠控制电路分为段1折叠控制电路和非段1折叠控制电路；所述段1折叠控制电路有1个，是由一个与门和二选一的多路选择器MUX组成，与门 输入端接译码器第一位译码输出信号与比较器输出信号，与门输出接二选一的多路选择器 MUX的选择端，二选一的多路选择器MUX的两个输入端接段中折叠距离计数器和位计数器 的最低符号位，二选一的多路选择器MUX的输出为翻转信号；所述非段1折叠控制电路是从段2折叠控制电路到段N折叠控制电路共N-I个；所述 每一个非段1折叠控制电路均由一个与门、一个或门和二选一的多路选择器MUX组成，在 所述非段1折叠控制电路中，段M折叠控制电路的与门输入端接译码器第M位译码输出信 号和比较器输出信号，与门的输出端和译码器的第M-I位译码器输出信号接到或门的输入 端，或门的输出端接多路选择器MUX的选择端，1 < M < N+1 ；二选一的多路选择器MUX的 两个输入端接段中折叠距离计数器和位计数器的最低符号位，二选一的多路选择器MUX的 输出为翻转信号；段折叠控制电路输出的翻转信号通过异或门控制翻转从相移器移出的数 据，从而得到折叠计数器状态序列。
全文摘要
本发明公开了一种基于并行折叠计数器的重播种测试方案，其特征是通过线性反馈移位寄存器LFSR和折叠计数器编码对测试集进行双重压缩，在测试过程中通过相移器和并行折叠控制电路并行移入多扫描链结构的被测电路完成测试功能。本发明方案不改变电路扫描结构，使原来的单扫描链串行输入转变成了多扫描链并行输入，适合随机测试模式、确定性测试和混合模式测试等多种测试模式，不仅能够降低测试所需的测试数据存储容量，还能大量的节省测试应用时间。
文档编号G01R31/317GK102081142SQ20101057079
公开日2011年6月1日 申请日期2010年12月2日 优先权日2010年12月2日
发明者刘杰, 吴义成, 易茂祥, 李扬, 李松坤, 梁华国, 蒋翠云, 陈 田, 黄正峰 申请人:合肥工业大学