专利名称：Fpga配置器件的ate测试方法
技术领域：
本发明涉及一种现场可编程门阵列(Field Programmable Gate Array,简称FPGA)配置器件(FPGA使用时需要从外部读取配置数据，这种存储有配置数据的器件称之为配置器件)的测试方法，具体涉及一种FPGA配置器件的自动测试设备(Automatic TestEquipment,简称ATE)测试方法。
背景技术：
进行FPGA产品的二次开发，最终都会生成具有特定功能的配置位流文件，这种位流文件会在实际使用时被下载到FPGA中。FPGA的下载过程就是从外部存储器或计算机(PC)读取这些位流数据。通常情况下，运用FPGA开发的产品在工作过程的初始化阶段会预先自动读取配置位流数据，这些数据被存放在一块附带的可编程序只读存储器(Programmable read-only memory,简称PROM)中，这块PROM就是我们所说的FPGA配置器件。这类FPGA配置器件的测试在专用的程序烧录器上已有解决方案，但其测试效率低、测试不全面，不能满足现代产业化测试的要求。本方案针对18VXX系列PROM配置器件提出了一种在ATE上实现高效测试的方法。 要测试18Vxx系列PROM配置器件，需先了解18Vxx系列PROM的结构。18Vxx系列PROM的结构与一般PROM结构有很大不同，一般PROM写入数据的输入端口与读出数据的输出端口是同一端口，如图1。而18Vxx系列PR0M的数据写入和数据读出是不同的端口，且写入方式完全不同。18Vxx系列PROM的数据写入通过JTAG端口进行，使用过程中数据通过另一组端口与FPGA进行数据传输，如图2。 —些专用烧写器可以对以上两种结构(图1和图2)的PROM进行数据写入烧录。图1器件的测试、烧写方法在ATE上都有成熟的方案发表。图2器件的测试、烧写方法都局限于专用烧写器，其测试烧写程序如下
(1)准备好被烧写的数据文件。 (2)在烧写器配套的专用软件中调入数据文件( 一次设置只能调入一个数据文件)。
(3)执行写入命令。
(4)执行写入数据的验证命令。
(5)执行写入数据加密。 以上五个步骤都必须人工介入，不能一次性连续执行，尤其是对多个文件数据的调入、烧写都必须一步一步手工进行，效率很低。本技术针对图2类型18Vxx系列PROM器件的测试、烧写，可以在ATE上实现全自动的文件调入、烧写、验证、加密的动作，且可以无限自动重复以上过程。

发明内容
本发明所要解决的技术问题是提供一种FPGA配置器件的ATE测试方法，它可以解决以下技术问题 (1)在ATE上实现数据写入的特定时序设计。 通过JTAG端口 (TCK、 TMS、 TDI、 TD0)注入不同数据可使18Vxx PROM处于各种各样的状态，或实现不同的功能。我们已知一些JTAG命令寄存器中命令字的意义(XILINX公司DS026资料文件)FF表示直通命令；01表示取样命令；00表示外部测试；FA表示CLAMP边界扫描操作；FC表示使端口高阻态；FE表示读取器件IDCODE ;FD表示读取用户码；EE表示FPGA开始配置数据CF脚变低电平。但这些命令无法实现数据的写入和验证，为此本发明所解决的第一个问题是要设计特定的数据写入时序。
(2)实现数据验证的特定时序设计。 通过JTAG端口写入的数据是否正确，需要得到及时验证，设计数据验证时序非常必要。当然我们也可以在数据全部写入后通过与FPGA相连的端口检验是否正确，但这样会使测试时间延长。本发明所要解决的第二个问题是设计一种即时数据验证时序可以大大縮短ATE的测试时间。 (3) ATE上实现高故障覆盖率高效连续测试。 实现高故障覆盖测试，必须使用高故障测试码，对于18Vxx系列PROM来说就是要写入各种存储图案，这些图案有几十种之多，但对于18Vxx系列PROM每次只能写入一种，如何将几十种测试图案自动调入并自动测试，是本技术方案要解决的第三个主要问题。
为了解决以上技术问题，本发明提供了一种FPGA配置器件的ATE测试方法，包括如下步骤 (1)依次在VCCint端和VCCO端上电； (2)进入在系统可编程状态； (3)写入时间常数； (4)进入写数据模式，写入一帧数据； (5)处理移入的数据； (6)数据写入存储单元； (7)重复步骤(4)到(6)写入下一帧数据，直到写入所有数据。 本发明具有以下优点可以实现18VXX系列PROM的产业化测试，大大提高测试效
率降低测试成本，测试时间可以縮短到原有测试时间的30%以内。


下面结合附图和具体实施方式
对本发明作进一步详细说明。 图1是一般PROM的芯片结构图； 图2是18VXX系列PROM的芯片结构图； 图3是上电过程的时序图； 图4是进入ISP状态的时序图； 图5是写入时间常数的时序图； 图6是进入写数据模式的时序图； 图7是处理移入的第一帧数据的时序图； 图8是数据写入存储单元的时序 图9是第二帧数据写入的时序图； 图10是本发明一个实施例的完整时序图。
具体实施例方式
本技术研究实现了 18VXX系列PROM在ATE设备上的测试，加速了 18VXXPR0M测试效率，极大地满足了低成本高效率的市场测试要求。 本技术的主要内容是设计一种特定时序，使18VxxPR0M器件可以在ATE上实现自动测试。下面以一较佳实施例对本发明作以说明。 18Vxx系列PROM器件有图2所示的16个引脚，除图示14个引脚外还有端口电源VCCO端和内部逻辑电源VCCint端。TCK端、TMS端、TDI端和TDO端四个引脚主要用于数据的写入和输出，其他IO端引脚为用户配置数据所用。完成数据的写入和读出设置如下上电过程和信号时序 步骤SI :依次在VCCint端和VCCO端上电。VCCint端上电施加3. 3V电压后等待lOms，再对VCCO端口加3. 3V电压，等待10ms后施加其他信号，其时序如图3所示。
步骤S2 :进入在系统可编程(In-system Programming,简称ISP)状态。在TMS端为"1"时，TCK端加5个正脉冲，脉宽lus(后续的脉冲宽度都为lus);将TMS端置为"O"，在TCK端加4个正脉冲；再将TMS端置为"1 "，在TCK端加2个正脉冲；又再将TMS端置为"0"，在TCK端加2个正脉冲；通过这样的时序设置，器件进入读指令状态。又在TCK的八个时钟下，通过TDI端口移入指令E8 (00010111)，其时序如图4所示。 步骤S3 :写入时间常数。在步骤S2的基础上将TMS端置为"1"，同时在TCK端加3个正脉冲；又将TMS端置为"0"，在TCK端加2个正脉冲；器件进入读数据状态，又在TCK的八个时钟下，通过TDI端口移入数据34(00101100)。其时序如图5所示。
步骤S4 :进入写数据模式。在步骤S3的基础上将TMS端置为"1"，同时在TCK端加2个正脉冲；又将TMS端置为"O"，同时在TCK端加4个正脉冲；再将TMS置为"1 "，在TCK端加2个正脉冲；又将TMS端置为"O"，在TCK端加2个正脉冲此时器件进入读指令状态，又在TCK端的八个时钟下，通过TDI端口移入指令ED(lOllOlll)。再次使TMS端置为"1 "，在TCK端加3个正脉冲；又将TMS端置为"0"，在TCK端加2个正脉冲此时器件进入读数据状态。此后将第一帧的2Kbit的数据从TDI端口移入(每个TCK脉冲下移入一个bit数据)，其时序如图6所示。 步骤S5 :处理移入的2kbit数据。步骤S4中的全部2Kbit数据移入后，将TMS端置为"1 "，在TCK端加2个正脉冲；将TMS端置为"0"， TCK端加2个正脉冲，进入读指令状态；在TCK端的八个时钟下，TDI端口移入指令EB(11010111)。再次使TMS端置为"1 "，在TCK端加3个正脉冲；又将TMS端置为"0"，在TCK端加2个正脉冲此时器件进入读数据状态。在TCK端的16个时钟下，TDI端口移入两字节数据OOH、OOH(0000000000000000)，其时序如图7所示。 步骤S6 :数据写入存储单元。在步骤S5的基础上将TMS端置为"1"，同时在TCK端加2个正脉冲；又将TMS端置为"O"，在TCK端加4个正脉冲；再将TMS端置为"1 "，在TCK端加2个正脉冲，此时器件进入读指令状态，又在TCK端的八个时钟下，通过TDI端口移入指令EA (01010111)。再次使TMS端置为"1"，在TCK端加2个正脉冲；又将TMS置为"0"，在TCK端加4个正脉冲此时器件进入等待状态。等待10ms后，第一帧的2kbit数据就被存储到器件的Flash或E印rom中，其时序如图8所示。 步骤S7 :返回步骤S4，第二帧数据写入。将TMS置为"1"，在TCK端加2个正脉冲；又将TMS置为"0"，在TCK端加2个正脉冲此时器件进入读指令状态，又在TCK的八个时钟下，通过TDI端口移入指令ED (10110111)。再次使TMS置为"1 "，在TCK端加3个正脉冲；又将TMS置为"O"，在TCK端加2个正脉冲此时器件进入读数据状态。此后将第二帧的2Kbit的数据从TDI端口移入(每个TCK脉冲一个bit数据)。在写入第二帧数据的同时，可以同时在TD0端口测试到第一帧的2kbit的数据，其时序如图9所示。
......， 依次写入所有数据。数据多少与器件的存储容量有关。 通过以上S4到S6的步骤和时序设置，可以在ATE上将18Vxx系列的FPGA配置器件进行完全测试，测试图案可采用经典的存储器测试算法产生。完整的时序见图io所示。
权利要求
一种FPGA配置器件的ATE测试方法，其特征在于，包括如下步骤(1)依次在VCCint端和VCCO端上电；(2)进入在系统可编程状态；(3)写入时间常数；(4)进入写数据模式，写入一帧数据；(5)处理移入的数据；(6)数据写入存储单元；(7)重复步骤(4)到(6)写入下一帧数据，直到写入所有数据。
2. 如权利要求l所述的FPGA配置器件的ATE测试方法，其特征在于，步骤(1)的时序 具体为在VCCint端上电施加3. 3V电压后等待10ms，再对VCCO端口加3. 3V电压，等待 10ms后施加其他信号。
3. 如权利要求1所述的FPGA配置器件的ATE测试方法，其特征在于，步骤(2)的时序 具体为在TMS端为"1"时，TCK端加5个正脉冲；将TMS端置为"0"，在TCK端加4个正脉 冲；将TMS端置为"1 "，在TCK端加2个正脉冲；将TMS置为"0"，在TCK端加2个正脉冲； 在TCK的八个时钟下，通过TDI端口移入指令00010111。
4. 如权利要求l所述的FPGA配置器件的ATE测试方法，其特征在于，步骤(3)的时序 具体为将TMS置为"1"，同时在TCK端加3个正脉冲；将TMS置为"O"，在TCK端加2个正 脉冲；在TCK的八个时钟下，通过TDI端口移入数据00101100。
5. 如权利要求l所述的FPGA配置器件的ATE测试方法，其特征在于，步骤(4)的时序 具体为将TMS端置为"1 "，同时在TCK端加2个正脉冲；将TMS端置为"0"，同时在TCK端 加4个正脉冲；将TMS端置为"1 "，在TCK端加2个正脉冲；将TMS端置为"0"，在TCK端加 2个正脉冲；在TCK的八个时钟下，通过TDI端口移入指令10110111 ;使TMS端置为"l"，在 TCK端加3个正脉冲；将TMS端置为"O"，在TCK端加2个正脉冲，将一帧数据从TDI端口移 入。
6. 如权利要求5所述的FPGA配置器件的ATE测试方法，其特征在于，从TDI端口移入 数据是在TCK端的每个脉冲下移入一个bit数据。
7. 如权利要求l所述的FPGA配置器件的ATE测试方法，其特征在于，步骤(5)的时序 具体为将TMS端置为"1 "，在TCK端加2个正脉冲；将TMS端置为"0"， TCK端加2个正脉 冲；在TCK端的八个时钟下，TDI端口移入指令11010111 ;使TMS端置为"l"，在TCK端加3 个正脉冲；将TMS端置为"0"，在TCK端加2个正脉冲；在TCK端的16个时钟下，TDI端口 移入两字节数据0000000000000000。
8. 如权利要求l所述的FPGA配置器件的ATE测试方法，其特征在于，步骤(6)的时序 具体为将TMS端置为"1"，同时在TCK端加2个正脉冲；将TMS端置为"O"，在TCK端加4 个正脉冲；将TMS置为"1"，在TCK端加2个正脉冲；在TCK端的八个时钟下，通过TDI端口 移入指令01010111 ;使TMS端置为"1"，在TCK端加2个正脉冲；将TMS端置为"0"，在TCK 端加4个正脉冲；等待10ms后，步骤(4)写入的一帧的数据就被存储到器件的Flash或 E印rom中。
9. 如权利要求1所述的FPGA配置器件的ATE测试方法，其特征在于，所述的一帧数据 为2Kbit。
全文摘要
本发明公开了一种FPGA配置器件的ATE测试方法，包括如下步骤(1)依次在VCCint端和VCCO端上电；(2)进入在系统可编程状态；(3)写入时间常数；(4)进入写数据模式，写入一帧数据；(5)处理移入的数据；(6)数据写入存储单元；(7)重复步骤(4)到(6)写入下一帧数据，直到写入所有数据。本发明具有以下优点可以实现18VXX系列PROM的产业化测试，大大提高测试效率降低测试成本，测试时间可以缩短到原有测试时间的30％以内。
文档编号G01R31/3185GK101788646SQ20101012340
公开日2010年7月28日 申请日期2010年3月12日 优先权日2010年3月12日
发明者余琨, 叶守银, 岳小兵, 徐惠, 牛勇, 祁建华 申请人:上海华岭集成电路技术有限责任公司