专利名称：一种基于cpld的宽电压数据采集装置的制作方法
技术领域：
本发明涉及ー种高速隔离的宽电压数据采集装置。
背景技术：
在エ业生产控制领域，经常需要尽可能多地采集多方面的数据，并将采集的数据实现高速、隔离以及精准的转换，特别是在数据采集范围、速率及抗干扰性能要求高的图像处理系统、測控系统中。目前，市场上所通用的数据采集设备的输入电压范围基本为几十伏甚至几伏，抗干扰能力不够理想，并且大都采用的是单片机或数字信号处理器(DSP Digital Signal Processor)作为核心芯片，系统的采集速率较低、抗干扰能力相对较差， 很难保证系统的稳定性与可靠性。随着电子技术的进步，采用高速数字隔离的方案可以很好地解决干扰的问题，输入电压范围的加宽也势必会使该采集装置应用于更多领域。而在高速数据采集方面，复杂可编程逻辑器件(CPLD :Complex Programable Logic Device)具有单片机和DSP无法比拟的优势，能够将大量的逻辑功能集成于ー个单片集成电路中，具有时钟频率高，内部延时小，速度快，效率高，组成形式灵活等特点。

发明内容
为了克服现有技术可测电压范围小、采集速率低以及抗干扰能力差等不足，本发明提供一种基于CPLD的宽电压数据采集装置，能对-600V +600V的模拟电压信号进行高速的数据采集。此装置多处利用隔离器件，对信号进行隔离，从而大大提高了整个装置的抗干扰能力。本发明解决其技术问题所采用的技术方案是包括匹配电阻输入电路、嵌位保护电路、多路选择器选档电路、放大缓冲电路、摸/数转换电路、数字隔离电路、CPLD控制单元、光电隔离电路和旋钮选档电路。所述旋钮选档电路的档位选定信号经过光电隔离电路隔离后输出到CPLD控制单元，成为多路选择器选档电路的控制信号，再经过数字隔离器送至多路选择器选档电路实现对通道的控制；外部采集的模拟电压信号经过匹配电阻输入电路进行信号的衰减，衰减后的模拟信号经过嵌位保护电路将信号送入多路选择器已选好的通道，输出信号送至放大缓冲电路的运算放大器反相端。同时通过运算放大器的反馈电阻， 来提供不同的衰减比，即不同反馈电阻的匹配把可采集的输入信号分为了若干档位，从而实现外部可采集宽至-600V +600V的模拟信号的功能。模/数转换电路内部2V的參考电压经过电压跟随器的电阻匹配和功率提升输入到运算放大器的正向端，使双极性电压信号转换成单极性，该信号经嵌位保护电路保护送入模/数转化电路的模拟信号输入端，模/ 数转换电路在CPLD送入时钟触发下实现数据转换。转换后的数字信号经数字隔离电路送至CPLD控制单元进行数据的缓存，并输出最终测量結果。所述旋钮选档电路的外接旋钮端Rangel_Range4分别由两只500 Q的电阻并联接到地，保证初始均为未选中状态，1^1^61_1^1^64接并联的两只500 0的电阻，再分别连接到光电耦合隔离器的2、4、6、8引脚，2、4、6、8引脚分别与供电电源间利用并联的ニ极管、电容和电阻元件电路消抖。所述反馈电阻的匹配电阻值分别为100k、20k、4k、lk，精度均为1%%。本发明的有益效果是本发明从外部采集-600V +600V范围内的模拟信号，利用旋钮、光电耦合隔离器件设计巧妙的选档电路，实现外接旋钮选档电路与CPLD控制电路间的电气隔离并消除了噪音。光电耦合隔离器的输出信号经过CPLD控制单元产生多路选择器档位选通的控制信号。采集的信号经过衰减后送入所选档位通道再送入精密运放中进行信号的调理以使其满足模/数转化器采样所允许的OV 2V电压信号，利用可灵活编程的逻辑器件CPLD进行简单的预分频分出时钟脉冲以触发A/D转换，将转换后的数字信号实时的送入CPLD进行处理与缓存。本发明的特点在于(I)本发明以CPLD为核心处理芯片，其集成度高、体积小、功耗低、设计灵活等优势使该装置具有很好的灵活性、适应性和可靠性。(2)可以采集-600v 至+600v较宽范围的模拟电压信号，弥补了通用采集装置采集电压范围窄而受限的缺点， 使其能够应用于更多领域。本发明把输入信号划分为四个档位，在測量小信号时可以使用-6V +6V档位，测量大信号时使用-600V +600V，这种方式可以大大提高测量的精度；
(3)多处采用了隔离器件，有旋钮选档时的光电耦合隔离、摸/数转化器与CPLD之间进行数据和时钟传输时的数字隔离，这些隔离电路的使用不仅能有效地消除噪声，減少干扰，还能保护器件(或人)免受高电压的危害；(4)多处采用嵌位保护电路，如多路选择器选档电路的模拟前端电压衰减、放大缓冲电路输出电压的嵌位保护以及进入模数转换电路的输入端等，防止了静电放电和浪涌损坏其它器件；(5)采用了精密的运算放大器(ADA4851)，其出色的差分增益(0. 08% )和差分相位(0. 09。)以及IlMHz的0. IdB平坦度、130MHz的-3dB 带宽和高压摆率可将采集的数据更准确的进行转换；(6)采用的芯片性价比都很高，从而使得整个装置在满足性能的前提下，大大节约了成本。


图I是本发明所述宽电压数据采集装置的结构示意图。图中，I匹配电阻输入电路；2嵌位保护电路；3多路选择器选档电路；4放大缓冲电路；5摸/数转换电路；6数字隔离电路；7CPLD控制单元；8光电隔离电路；9旋钮选档电路。
具体实施例方式本发明包括匹配电阻输入电路、嵌位保护电路、多路选择器选档电路、放大缓冲电路、摸/数转换电路、数字隔离电路、CPLD控制单元、光电隔离电路和旋钮选档电路。本发明采用低廉的旋钮进行档位选择，外接旋钮端(Rangel-Range4)由两只500Q的电阻并联接到地，保证初始均为未选中状态，1^1^61-1^1^64接并联的两只500 0的电阻，再分别连接到光电耦合隔离器的2、4、6、8引脚，其与5V电间利用ニ极管、电容、电阻元件并联电路消抖。档位选定信号经光电耦合隔离器(PS2801-4)进行信号隔离，若选通某一档位则光电耦合隔离器内部的发管ニ极管不导通，使其相应输出端在上拉电阻的作用下输出高电平，若导通则输出端输出低电平，即输出了 4位的ニ进制信号并输入到CPLD控制单元进行处理， 转换成控制多路选择器四通道某一通道选通的控制信号S0、SI，这两位信号与多路选择器的使能信号EN再经过数字隔离器(ADUM1401)送至多路选择器选档电路实现对四通道的控制；外部采集的模拟电压信号经过匹配电阻输入电路进行信号的衰减，衰减后的模拟信号经过嵌位保护电路将信号送入多路选择器已选好的通道，输出信号送至放大缓冲电路的运算放大器(AD4851)反相输入端(2脚)。同时通过匹配电阻值分别为100k、20k、4k、lk 精度均为1%%的电阻作为运算放大器的反馈电阻，来提供四路衰减比(1/6、1/30、1/150、 1/600)，即这四种电阻的匹配把可采集的输入信号分为了四个档位(-6V +6V、-30V +30V、-150V +150V以及-600V +600V)，从而实现外部可采集宽至-600V +600V的模拟信号的功能。由模数转换器(AD9200)输出内部2V的參考电压，进行分压产生IV的电压， 经过电压跟随器的电阻匹配和功率提升输入到运算放大器的正向端(3脚)，使双极性电压信号转换成单极性，即转换成AD9200可接受的OV 2V的模拟信号，该信号经嵌位保护电路保护送入模/数转化器(AD9200)的模拟信号输入端，该模/数转化器利用内部2V的參考电压，由CPLD控制单元进行时钟信号的预分频，产生模/数转化器所需要的时钟脉冲来启动转换，再将转换后的数字信号经数字隔离电路送至CPLD控制单元进行数据的处理与缓存。下面结合附图和实施例对本发明进ー步说明。本发明包括匹配电阻输入电路I、嵌位保护电路2、多路选择器选档电路3、放大缓冲电路4、模/数转换电路5、数字隔离电路6、CPLD控制单元7、光电隔离电路8、旋钮选档电路9组成。本发明将可采集范围为-600V +600V的模拟电压信号AS，送入600KQ的匹配电阻输入电路I，对信号进行衰減。嵌位保护电路2，由嵌位ニ极管BAV99组成。对上述匹配电阻输入电路I衰减后的电压信号实现嵌位保护，一旦出现高压时将其嵌位在一定范围内(±5. 7V),使周围器件免受高压浪涌冲击。下述的放大缓冲电路的负端输入信号，以及输入到模数转换电路的输入端也设有嵌位保护电路2。多路选择器选档电路3，由双路四通道的模拟多路选择器74HC4052组成，它接收 CPLD控制单元7送入的控制信号S0、S1，在使能信号EN为低电平时选通模拟前端和放大器输入端的通道，即S0、SI为00时选通-6V +6V档位，01时选通-30V +30V档位，10时选通-150V +150V档位，11时选通-600V +600V档位。在多路选择器的输出四通道与运放的反相输入端分别匹配电阻Rl = 100K Q.R2 = 20K Q , R3 = 4K Q , R4 = IK Q作为反馈电阻，使其分别满足四个档位的衰减比要求，即划分成四个档位。从而实现-600V +600V 范围的模拟电压可采集。放大缓冲电路4，配合上述多路选择器选档电路对模拟信号进行进一歩调理。 它通过对多路选择器的控制，来选择构成放大缓冲电路中反馈电阻的数值，从而实现衰减比的变化。它将外部输入的模拟信号分成4种电压范围，分别为-6V +6V、-30V +30V、-150V +150V和-600V +600V，即本发明中所述的四个档位。由于经放大缓冲电路后产生的信号仍是双极性信号，这不符合A/D转换器的输入要求，故需要进行电压平移， 本发明采用将模数转换器内部2V的參考电压进行分压产生IV的电压，经过电压跟随器的电阻匹配和功率提升输入到反相比例放大器的正向端。芯片采用高精度的运算放大器 ADA4851，它是ー款低成本、高速、轨到轨输出，双通道的运算放大器。可以实现高速数据采集系统中，精准的数据采集性能。模/数转换电路5，接收来自放大缓冲电路处理后的0 2V的模拟信号。输入信号串接ー个10 Q的电阻限流，并使用嵌位保护电路以防止输入信号超过0 2V的范围。模数转换器采用内部2v參考电压，在CPLD送入时钟触发下实现数据转换。采样精度可达10 位，最大0. 5LSB的非线性误差，转换速率可达20MHz。选用AD9200，该A/D芯片具有ー个片上可编程基准电压源，采用单时钟输入来控制内部转换周期。具有超量程(OTR)标志信号， 表示溢出状況。采样保持放大器(SHA)既适用于在连续通道中切换满量程电平的多路复用系统，也适合采用最高奈奎斯特速率及更高的频率对单通道输入进行采样。数字隔离电路6，在本发明中主要是对模数转换电路转换后的数字信号Data (0 9)以及触发其转换的时钟信号CLK、超量程标志的0TR、控制多路选择器选档电路3的控制信号S0、S1及使能信号EN进行高速的数字隔离，共用四片数字隔离器器件ADUM1401，隔离前后都是单独供电，供电电压分别为5V、3. 3V电。本发明选用ADUM1401，它是ー款采用ADI 公司iCoupler技术的四通道数字隔离器。这些隔离器件将高速CMOS与单芯片空芯变压器技术融为一体，可作为优于光耦合器等的替代器件。CPLD控制单元7处理来自光电耦合电路的输出信号0UT_6V，0UT_30V、0UT_150V、 0UT_600V四路档位信号，以产生多路选择器选档电路所需要的控制信号S0、S1以及使能信号EN ；CPLD发送触发模/数转换的时钟信号CLK，并接受经模数转换后的数字信号Data进行处理与缓存，接受来自模数转换的超量程标志信号0TR，并处理上溢或下溢情況。本发明选用美国Altera公司的CPLD芯片EPM3256AQC208，该芯片是ー款高性能、低功耗CMOS基于 EEPROM的可编程逻辑器件，3. 3v的供电电压，可提供5000个逻辑门、256个宏单元，I/O ロ 可达158个，最大延迟时间为7. 5ns, 16个逻辑阵列块，这些优点使得该采集装置能够扩展更多的外围电路使其有更强大的功能，而且有良好的数据处理速率、抗干扰能力強。光电耦合隔离电路8与旋钮选档电路9的连接，使得外部信号与CPLD芯片完全电气隔离，既可靠的保护了核心芯片又大大提高系统抗干扰能力。具体是当旋钮打到rangel 为6V档，打到range2为30V档，打到range3为150V档，打到range4为600V档，姆个档位都由两个500Q的电阻并联接入地，保证初始为未选定状态。若选定6V档，由于光耦合隔离器的I脚连接5v电，2脚由rangel接两只并联的500 Q电阻，则光耦合隔离器的1、2引脚的电压差不足以使内部的光电ニ极管导通，其输出端的16引脚在上拉电阻的作用下输出为高电平，其他没选定的档位4、6、8脚电压均为0，所以内部ニ极管可靠导通，从而使得相应的14、12、10脚均由于地的作用均拉低。设选6v档位时光电稱合隔离器前端为0111 的数字信号，则经过隔离后输出0UT_6V，0UT_30V、0UT_150V、0UT_600V为1000的数字信号， 并送入CPLD控制单元7处理成为多路选择器选档电路3四通道选择的控制信号S0、S1，分别为 00、01、10、11。通过上述的外围硬件电路可实现高速隔离的宽电压数据采集，采集电压范围可达到-600V +600V。本发明选用复杂可编程逻辑器件(CPLD)作为核心器件进行高速的数据处理；选用精密的运算放大器ADA4851，保证数据采集的精度；采用高速模数转换器 AD9200，进行高速、可靠的数据转换；采用嵌位ニ极管BAV99作为防静电，放浪涌的保护电路；采用高速数字隔离器件ADUM1401，实现数字信号的隔离保护，滤除干扰、保护外围器件；利用旋钮、光电耦合隔离器件设计巧妙的选档电路，实现外接旋钮选档电路与CPLD控制电路间的电气隔离并消除了噪音。本发明具有可测电压范围宽、采集速率高、精度高、抗干扰能力强以及成本低等特点，可以应用于更多领域。
权利要求
1.一种基于CPLD的宽电压数据采集装置，包括匹配电阻输入电路、嵌位保护电路、多路选择器选档电路、放大缓冲电路、模/数转换电路、数字隔离电路、CPLD控制单元、光电隔离电路和旋钮选档电路，其特征在于所述旋钮选档电路的档位选定信号经过光电隔离电路隔离后输出到CPLD控制单元，成为多路选择器选档电路的控制信号，再经过数字隔离器送至多路选择器选档电路实现对通道的控制；外部采集的模拟电压信号经过匹配电阻输入电路进行信号的衰减，衰减后的模拟信号经过嵌位保护电路将信号送入多路选择器已选好的通道，输出信号送至放大缓冲电路的运算放大器反相端，同时通过运算放大器的不同反馈电阻把采集的输入信号分为了若干档位，模/数转换电路内部2V的参考电压经过电压跟随器的电阻匹配和功率提升输入到运算放大器的正向端，使双极性电压信号转换成单极性，该信号经嵌位保护电路保护送入模/数转化电路的模拟信号输入端，模/数转换电路在 CPLD送入时钟触发下实现数据转换；转换后的数字信号经数字隔离电路送至CPLD控制单元进行数据的缓存，并输出最终测量结果。
2.根据权利要求I所述的基于CPLD的宽电压数据采集装置，其特征在于所述的旋钮选档电路的外接旋钮端Rangel-Range4分别由两只500Ω的电阻并联接到地，保证初始均为未选中状态，Rangel-Range4接并联的两只500 Ω的电阻，再分别连接到光电耦合隔离器的2、4、6、8引脚，2、4、6、8引脚分别与供电电源间利用并联的二极管、电容和电阻元件电路消抖。
3.根据权利要求I所述的基于CPLD的宽电压数据采集装置，其特征在于所述的反馈电阻的匹配电阻值分别为100k、20k、4k、lk，精度均为1%%。
全文摘要
本发明公开了一种基于CPLD的宽电压数据采集装置，旋钮选档电路的档位选定信号经过光电隔离电路隔离后输出到CPLD控制单元，再经过数字隔离器送至多路选择器选档电路实现对通道的控制；外部采集的模拟电压信号经过匹配电阻输入电路进行信号的衰减，经过嵌位保护电路将信号送入多路选择器已选好的通道，输出信号送至放大缓冲电路的运算放大器，经嵌位保护电路保护送入模/数转化电路实现数据转换；转换后的数字信号经数字隔离电路送至CPLD控制单元进行数据的缓存，并输出最终测量结果。本发明能对-600V～+600V的模拟电压信号进行高速的数据采集，大大提高了整个装置的抗干扰能力。
文档编号G01R19/25GK102590604SQ201210075700
公开日2012年7月18日 申请日期2012年3月21日 优先权日2012年3月21日
发明者卢刚, 周勇, 周奇勋, 周广伟, 孟凡军, 张松松, 张玉峰, 李鑫, 杨静伟, 江修立, 王严伟, 魏世克 申请人:西北工业大学