专利名称：芯片互连用铜-锡界面合金共化物微拉伸试样的制备方法
技术领域：
本发明涉及的是ー种测试技术领域的测试试样的制作方法，具体地说，是ー种用于微电子芯片间互连的界面合金共化物力学性能测试试样的制作方法。
背景技术：
三维集成技术可以有效缩短芯片间互连线长度，是微电子技术发展的ー个重要方向。目前芯片间的导电连接使用的主要技术是微凸点键合，在铜互连顶端制作焊料，如錫，可以降低芯片间直接键合对温度、压カ以及表面平坦度的要求。但是焊锡与被焊金属铜界面之间，在高温中会快速形成一薄层类似“锡合金”的化合物，称为界面合金共化物(IMC)，此物起源于锡原子与铜原子相互结合、渗入、迁移及扩散等动作，而在冷却固化之后立即出现ー层薄薄的“共化物”，且事后还会逐渐成长增厚。此类物质其老化程度受到锡原子与底金属铜原子互相渗入的多少而 分出好几道层次来，尤以良性Cu6Sn5及恶性Cu3Sn最为常见，两者对焊锡性及焊点可靠度(即焊点強度)影响最大。为研究生成的铜锡界面合金共化物对焊点可靠度的影响，有必要制作出铜锡界面合金共化物的试样用于测试芯片间互连的カ学性能。经过现有文献检索发现，Q. K. Zhang等人在Acta Materialia (材料学报)上发表in situ observations on creep iatigue fracture behavior of Sn_4Ag/Cu solaer
joints^ “原位观察Sn-4Ag/Cu钎焊接头蠕变断裂行为”)，该文献中报道了ー种以Cu为底金属，Sn-Ag作为焊料的试样制备方法，并对其拉伸进行焊接头蠕变断裂行为的原位观察。该试样的制备方法是采用钎焊的焊接方法，将两个铜块对接，在接ロ间隙用熔融的Sn-4Ag合金填充，使其与母材铜金属相互扩散形成牢固连接。通常为实现电子产品的小型化，用于芯片互连的焊点尺寸在微米级，但是该文献中制备的试样尺寸为毫米级，不利于研究小型化芯片互连的力学性能。Aibin Yu 等人在 2OO9 年 Electronic Components and TechnologyConference (电子兀件和技术会议)上发表“Three Dimensional Interconnects withHigh Aspect Ratio TSVs and Fine Pitch Solder Microbumps”( “高深宽比 TSVs 和小间距焊料微凸点实现三维互连”)，该文献展示了通过高深宽比TSV和小间距焊料微凸点实现高密度三维(3D)互连。在Si片上制备直径为16 u m、凸点间距为25 ii m的Cu/Sn焊料微凸点，在TSV顶部制备化学镍金作为下凸点金属层，封装中焊料微凸点和下凸点金属层连接，形成界面合金共化物，实现牢固连接。此种连接方法实现了芯片间的高密度互连和小型化，但是其制备要求上下凸点的精确对准，制备エ艺较复杂。

发明内容
本发明的目的在于克服现有技术的不足，提供一种用于测试芯片互连力学性能的铜-锡界面合金共化物试样的制备方法，利用微加工技木，制备ー种焊点尺寸在微米级的界面合金共化物试样，且其尺寸范围、铜锡含量均能实现可控，制备エ艺简单。
本发明是通过以下技术方案实现的，本发明利用光刻、显影技木，实现铜、锡所在区域的图形化，并采用电镀技术获得微米级的铜锡焊料，最后通过回流冷却制得铜锡界面合金共化物试样。本发明具体步骤如下第一歩，在玻璃基片上，甩光刻胶，并在其上溅射Cr/Cu种子层；所述的光刻胶,其厚度为5 50 ii m,用作最后试样释放的牺牲层。第二步，在Cr/Cu种子层上，依次进行甩光刻胶、曝光、显影处理，根据掩膜版的设计形状完成铜层光刻胶的图形化；在图形化的Cr/Cu种子层上，电镀出铜薄膜层；所述的掩膜版形状可根据需要进行不同的形状设计，实现铜含量的可控。所述的电镀金属铜层，其厚度可通过电流密度和电镀时间来调节。 第三步，在电镀的铜层表面，依次进行甩光刻胶、曝光、显影处理，根据掩膜版的设计形状完成锡层光刻胶的图形化；在图形化的Cr/Cu种子层上，电镀出锡薄膜层；所述的光刻胶将电镀的铜层表面覆盖，为后续的电镀锡做绝缘阻隔。所述的掩膜版形状可根据需要进行不同的形状设计，实现锡含量的可控。所述的电镀金属锡层，其厚度可通过电流密度和电镀时间来调节。第四步，去除图形化的光刻胶，然后以平面加工技术，将上述的铜层和锡层进行平坦化加工，实现锡层和铜层的表面齐平；第五步，最后去除Cr/Cu种子层并用丙酮去除用于牺牲层的光刻胶，完成试样的释放，并通过回流，得到铜锡界面合金共化物。本发明中，铜锡界面合金共化物试样的尺寸在微米级，其中锡薄膜层的长度或宽度范围为5 100 u m。本发明的优点在于(I)采用掩膜光刻和电镀等微加工エ艺，可以实现铜锡界面合金共化物试样的制备，制备エ艺简单，免去了传统焊接所需的上下金属焊点的精确对准；(2)用微加工エ艺制备出的试样尺寸在微米级，更接近实际的芯片间高密度三维互连的尺寸要求；(3)根据掩膜版的形状设计和电镀时间的不同，能够实现不同厚度、不同铜锡含量时铜锡界面合金共化物力学性能的表征。


图I是本发明的エ艺流程图；其中(a)在玻璃基片上甩光刻胶，后在光刻胶上溅射Cr/Cu种子层；(b)图形化铜层光刻胶；(c)在Cr/Cu种子层上电镀铜薄膜层；(d)图形化锡层光刻胶；(e)在Cr/Cu种子层上电镀锡薄膜层；(f)去除用于图形化的光刻胶，对铜层和锡层进行平坦化加工；(g)去种子层、去胶，释放试样；(h)回流，得到铜锡界面合金共化物试样。图2是利用微加工エ艺制备的试样；上述图中玻璃基底1，光刻胶2，Cr/Cu种子层3，铜薄膜层4，锡薄膜层5，铜锡界面合金共化物6。
具体实施方式
下面对本发明的实施例作详细说明，本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施例。以下实施例中没有详细说明的操作可以按照现有常规技术进行。
实施例I如图I所示，本实施例I是在以下实施条件和技术要求条件下实施的(I)在3英寸的玻璃片上，甩10 y m的光刻胶用作牺牲层，并在其上溅射Cr/Cu种子层(图Ia)，作为后续电镀试样的导电层；(2)在Cr/Cu种子层上甩AZ4620型正性光刻胶10 u m,然后依次进行曝光、显影处理，根据掩膜版设计的试样中铜金属的形状，实现其光刻胶结构的图形化(图Ib);(3)利用叠层电镀技术，在43°C、pH为4.0的条件下，以I. OA/dm2的电流密度、
0.2 u m/min的沉积速率，在Cr/Cu种子层上电镀出图2中的铜薄膜层4，其厚度为10 y m (图Ic)；(4)在铜薄膜层上甩AZ4620型正性光刻胶5 Pm，然后依次进行曝光、显影处理，根据掩膜版设计的试样中锡金属的形状，实现其光刻胶结构的图形化(图Id);(5)利用叠层电镀技术，在23°C的条件下，以I. 5A/dm2的电流密度，在Cr/Cu种子层上电镀出图2中的锡薄膜层5，其长度L为50 iim、宽度H为20 iim、厚度为15iim(图Ie)；(6)用4%的NaOH溶液去除图形化的光刻胶，然后以平面加工技木，对铜层和锡层表面进行平坦化处理，使铜层和锡层表面齐平，试样厚度约为10um(图If)；(7)最后利用干法刻蚀去除Cr/Cu种子层，并用丙酮去除用于牺牲层的光刻胶，完成试样的释放，其中锡薄膜层长度L为50 iim、宽度H为20 iim、厚度为IOiim(图lg)，并通过回流，得到用于微电子芯片间互连的铜锡界面合金共化物力学性能测试试样(图lh)。实施例2本实施例2是在以下实施条件和技术要求条件下实施的(I)在3英寸的玻璃片上，甩5 U m的光刻胶用作牺牲层，接着按照实施例I中步骤
(1)，获得导电层Cr/Cu种子层(图Ia);(2)在Cr/Cu种子层上甩AZ4620型正性光刻胶5 U m,接着重复实施例I中步骤
(2)，获得铜层光刻胶结构的图形化(图Ib);(3)按照实施例I中步骤(3)的方法，电镀出图2中的铜薄膜层4，其厚度为5 u m (图 Ic)；(4)在铜薄膜层上甩AZ4620型正性光刻胶3 ym，接着重复实施例I中步骤(4)，获得锡层光刻胶结构的图形化(图Id);(5)按照实施例I中步骤(5)的方法，电镀出图2中的锡薄膜层5，其长度L为20 u m、宽度H为10 u m、厚度为8 u m (图Ie);(6)按照实施例I中步骤(6)的方法，使铜层和锡层表面齐平，试样厚度约为5iim(图 If)；(7)按照实施例I中步骤(J)的方法，完成试样的释放，其中锡薄膜层长度L为20 V- m、宽度H为10 ii m、厚度为5 y m (图lg),最后通过回流,得到用于微电子芯片间互连的铜锡界面合金共化物力学性能测试试样(图Ih)。如图2所示，是上述实施例利用微加工エ艺制备得到的试样，图中玻璃基底1，光刻胶2，Cr/Cu种子层3，铜薄膜层4，锡薄膜层5，铜锡界面合金共化物6。该试样结构两端长为M，宽为N的长方形区域为试样夹持段，中间长为K，宽为H的窄长条形区域为试样拉伸段，两个方形段的连接处采用倒角设计以避免应カ集中。本发明制备的铜锡界面合金共化物试样与现有的试样相比，制备エ艺简单，免去了传统焊接所需的上下金属焊点的精确对准，且能够实现铜锡含量的可控，便于表征不同 厚度、不同铜锡含量时铜锡界面合金共化物的力学性能，制备出的试样尺寸在微米级，更接近实际的芯片间高密度三维互连的尺寸要求。尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。
权利要求
1.一种芯片互连用铜-锡界面合金共化物微拉伸试样的制备方法，其特征在干，包括如下步骤 第一歩，在玻璃基片上，甩光刻胶，并在其上溅射Cr/Cu种子层； 第二步，在Cr/Cu种子层上，依次进行甩光刻胶、曝光、显影处理，根据掩膜版的设计形状完成铜层光刻胶的图形化；在图形化的Cr/Cu种子层上，电镀出铜薄膜层； 第三步，在电镀的铜层表面，依次进行甩光刻胶、曝光、显影处理，根据掩膜版的设计形状完成锡层光刻胶的图形化；在图形化的Cr/Cu种子层上，电镀出锡薄膜层； 第四步，去除图形化的光刻胶，然后以平面加工技术，将上述的铜层和锡层进行平坦化加工，实现锡层和铜层的表面齐平； 第五歩，最后去除Cr/Cu种子层并用丙酮去除用于牺牲层的光刻胶，完成试样的释放，并通过回流，得到铜锡界面合金共化物。
2.根据权利要求I所述的芯片互连用铜-锡界面合金共化物微拉伸试样的制备方法，其特征是，所述铜锡界面合金共化物试样的尺寸在微米级，其中锡薄膜层的长度或宽度范围为5 100 iim。
3.根据权利要求2所述的芯片互连用铜-锡界面合金共化物微拉伸试样的制备方法，其特征是，所述的铜锡界面合金共化物中的铜锡含量可控。
4.根据权利要求I所述的芯片互连用铜-锡界面合金共化物微拉伸试样的制备方法，其特征是，所述的电镀金属铜层或锡层，其厚度通过电流密度和电镀时间调节。
5.根据权利要求1-4任一项所述的芯片互连用铜-锡界面合金共化物微拉伸试样的制备方法，其特征是，所述的掩膜版形状根据需要进行不同的形状设计。
6.根据权利要求1-4任一项所述的芯片互连用铜-锡界面合金共化物微拉伸试样的制备方法，其特征是，第一歩中，所述的光刻胶，其厚度为5 50 y m，用作最后试样释放的牺牲层。
全文摘要
一种芯片互连用铜-锡界面合金共化物微拉伸试样的制备方法，步骤在基片上甩光刻胶、溅射Cr/Cu种子层；在种子层上依次甩光刻胶、曝光、显影，完成铜层光刻胶的图形化，在图形化的Cr/Cu种子层上电镀铜层；在铜层表面，依次进行甩光刻胶、曝光、显影，完成锡层光刻胶的图形化，在图形化的Cr/Cu种子层上电镀锡层；去除图形化的光刻胶，将铜层和锡层进行平坦化加工，实现两种金属的表面齐平；去光刻胶牺牲层，完成试样的释放；最后通过回流得到铜锡界面合金共化物。本发明工艺简单，成本低，试样尺寸符合实际的芯片间高密度三维互连的尺寸要求，且铜锡含量可控，便于表征不同厚度、不同铜锡含量时铜锡界面合金共化物的力学性能。
文档编号G01N1/28GK102645359SQ20121010527
公开日2012年8月22日 申请日期2012年4月11日 优先权日2012年4月11日
发明者丁桂甫, 张颖, 汪红 申请人:上海交通大学