专利名称：通用型超高精度动态模拟器的制作方法
技术领域：
本发明涉及一种测控领域中通用型的超高精度动态模拟器，具有适应任何格式输入信号的通用性，以及时延控制精度达皮秒级，距离模拟精度优于I毫米，速度模拟精度优于I毫米/秒，幅度模拟精度优于0. OldB的超高模拟精度，尤其针对跳频加扩频模式的目标信号进行超高精度动态模拟时，中频信号及射频本振信号进行处理的方法。
背景技术：
现有技术对距离、速度、加速度等目标信号进行的模拟，是通过模拟回波信号的时延和幅度变化以及多普勒频率来实现的。一般连续波测控信号的测距是用测相来实现的，目标运动时距离发生变化，接收回波的相位也会发生变化，相关地产生回波多普勒频移 d，对应的收发信号间的相位差为供=仍J，随时间而连续变化，亦即距离随时间发生变化， 速度及加速度的模拟也通过多普勒频移及其变化率得以实现。但现有的模拟设备或信号产生仪器，一般只能完成常规性能指标的验证，而且精度不够高，一些新的测控系统采用跳扩体制，性能指标要求很高，距离精度达厘米级，速度精度达毫米级，要验证现有测控系统或者新研测控系统对新体制信号的适应性以及新体制信号对测控系统性能指标的影响，需要ー套适应多种体制的通用型高精度动态模拟器，目前市面上尚无满足上述需求的货架产品，给测控技术的发展和应用带来诸多不便，因此需要开发ー套通用型的超高精度超大范围的动态模拟器，模拟出ー个高度逼真的动态环境，来验证系统功能、检验设备状态。

发明内容
本发明的任务是针对上述现有技术存在的的问题以及测控技术发展的需求，提出ー种简单可靠、耗费硬件资源小，适应多种体制，模拟精度、逼真度高，距离速度相关性強，无需知悉信号当前频率及格式的通用型超高精度动态模拟器。本发明的上述目的可以通过以下措施来达到，ー种通用型超高精度动态模拟器，主要包括，外挂存储器组M2的FPGA与监控处理计算机之间连接的DSP，其特征在于，中频测控信号A/D后经FPGA内的先进先出缓存器Ml完成细延时，再到M2中进行粗延时；时延大小由DSP根据监控处理计算机输入的距离參数推算出，通过控制存储器组M2的读写地址及对缓存器Ml读写钟进行数字移相来实现粗细延吋，DSP再根据输入的速度及加速度參数推算出读钟上加载的多普勒频率及其变化率，实时控制读钟频率，对M2中的数据进行异步读写，读出的数据在精确延时的同吋，频率随多普勒频率变化得到实时拉伸或压缩，模拟目标距离、速度和加速度；中频以外的多普勒频率在混频器本振上同步加载，同步脉冲由DSP统ー发出；中频数字信号经D/A后与本振混频，形成一个满足多普勒频率与速度对应关系的射频动态目标信号，射频动态目标信号从模拟器信道输出。DSP根据监控处理计算机输入的距离參数推算出时延大小值，并把时延换算成存储器读写钟周期的个数，对于存储器读写钟周期个数的整数部分距离时延T2，通过控制第ニ级存储器组M2的读写地址来实现，对于读写钟周期个数的小数部分距离时延T1，通过对第一级缓存器Ml的读写钟数字移相进行分数延时来实现，粗细时延组合控制，精度可达皮秒级，在模拟距离百万公里的范围内，模拟精度优于I毫米。DSP根据监控处理计算机输入的轨道參数中的距离參数，推算出当前目标信号的幅度值及幅度随距离的变化量，通过控制FPGA内部信号幅度调节系数，或者通过控制与混频滤波器相连的数控衰减器的衰减量来模拟信号的空间传输损耗特性，实现对目标信号幅度随距离变化模拟，幅度模拟精度优于0. OldB。DSP根据监控处理计算机输入的轨道參数中的速度及加速度參数，推算出在读数据钟及混频本振上应加的多普勒频率及其变化率,实时同步控制存储器组M2的读钟及混频本振频率；根据需要模拟的目标信号的最远距离选择存储器组的容量，根据需要模拟的目标信号的最高距离精度选择存储器组的读写基准钟fwl，用第一级缓存器Ml的基准时钟移相后的时钟fK1作为第二级存储器组M2的写钟fW2，用fW2加上fW2对应的多普勒频率及其变化率的时钟fK2作为第二级存储器组M2的读钟，对存储器组M2中的数据进行异步读写，
读出的数据在精确延时的同吋，频率随多普勒频率变化得到实时拉伸或压缩，中频以外的多普勒频率在混频器本振上同步加载，同步脉冲由DSP统ー发出，本振频率产生器的数控振荡器(NCO)与存储器读钟产生器的NCO在收到同步脉冲后，同时加载对应的多普勒频率；从存储器组M2中读出的中频数字信号，通过FPGA到与之相连的数模转换器(D/A)，D/A后的中频信号与本振信号在混频器中混频，形成一个满足速度与多普勒频率对应关系的射频动态目标信号，对目标速度及加速度进行模拟，速度模拟精度优于I毫米/秒。本发明相比于现有技术具有如下有益效果本发明将通用型的超高精度的动态模拟器收到的中频信号，A/D后不做解调处理，通过FPGA内部的先进先出缓存器Ml完成精细延时后，再到与FPGA相连的外挂存储器组M2中进行粗延时，在存储器组M2读数据钟上加上轨道參数中速度及加速度对应的多普勒频率及其变化率，进行异步读写数据，读出的数据带上其与速度对应的多普勒频率及其变化率特性，经延时存储和D/A后的中频信号频率随多普勒频率变化得到实时拉伸或压缩，中频以外的多普勒频率在混频器本振上同步加载，形成ー个满足目标速度及加速度与多普勒频率及其变化率对应关系的射频动态目标信号。对动态目标信号的幅度在空间传播损耗特性的模拟，按其在空中传播时幅度随距离的变化关系，通过控制FPGA中信号幅度系数或者信号通道中混频滤波后数控衰减器的衰减量来实现。通用型超高精度的动态模拟器耗费硬件资源少，实现方法简单可靠，适应各种体制的目标信号动态模拟。本发明利用FPGA内部的先进先出存储器FIFO作为距离细延时缓存器M1，利用DDR3-S0DMM内存条作为距离粗延时存储器组M2，以较高的速率对存储器进行读写，通过控制打入打出缓存器Ml数据时钟的相位来实现对小于存储器读写钟周期的距离延时T1，通过DSP控制存储器M2读写地址来实现对存储器读写钟周期整数倍的距离延时T2,根据模拟距离的远近和精度合理设计存储器的存储深度和读写时钟，以及FPGA中缓存器Ml读写时钟移相器的相位累加器位数，可以保证超高的时延控制精度和频率控制精度，实现距离、速度、加速度等动态特性超高精度的模拟，工程中应用该方法已实现的时间控制精度达皮秒级，频率控制精度达千分之ー赫兹，在模拟距离百万公里的范围内，距离速度模拟精度达毫米级。本发明的动态模拟器具有通用性，适应多种体制的接收信号，无需预知信号特征，尤其适合对频率在较大范围内高速跳变的跳扩模式的信号进行动态模拟，在无法预先知道信号频率和格式等特征的情况下，只需根据射频频率、本振频率、读数据钟等与需要模拟的速度之间的关系，推算出中频、本振及读钟上的多普勒频率，用带多普勒频率和不带多普勒频率的钟，对存储器进行异步读写，使得读出的数据既得到了延时又带上了多普勒频率，既模拟了距离时延，又模拟了速度多普勒频率，还可以模拟加速度对应的多普勒变化，只要加载多普勒频率的NCO位数足够，频率分辨率和速度模拟精度就可以很高，工程中速度模拟精度优于I毫米/秒。本发明根据运动物体的距离变化与速度、加速度的关系，严格遵守运动方程i ニ & + I v’(/V//来进行模拟，把模拟器接收到的无线电测控信号，直接进行距离延时和速度
tQ
多普勒频率模拟，形成一个动态目标信号，其相位炉随距离时延变化，多普勒频移《 d随速度和加速度变化，幅度随距离远近及天线与目标的对准情况而变化，模拟过程中距离速度加速度幅度等动态特性參数严格相关。 本发明模拟信号逼真度高，由于采用直接对模拟器接收到的中频信号进行透明摸式的存储转发，无需进行解调和二次调制，避免了解调和二次调制引起的非线性失真，保证了信号的原始性及模拟的逼真度。本发明应用方便灵活，直接对中频和本振信号进行处理，可以单独模拟上行、下行，也可以上下行同时模拟；可以与新研设备一起配套，也可以在不动现有设备的情况下，与老设备配合使用，应用方便灵活。


下面结合附图和实施实例对本发明进ー步说明。图I是本发明通用型超高精度动态模拟器延时控制的原理图。图2是本发明对存储读写控制的时序图。
具体实施例方式參阅图I。下面通过实施例进ー步说明本发明。在以下实施例中，通用型超高精度动态模拟器，主要包括，外挂存储器组M2的可编程门阵列芯片(FPGA)，与FPGA相连的数字信号处理器DSP，以及通过CPCI总线与DSP相连的监控处理计算机。FPGA内部的先进先出存储器(FIFO)构成缓存器Ml，FPGA外挂的存储器组M2，由读写速率可达400MHz以上的内存条DDR3-S0DIMM构成。测控系统发出的未知格式和当前频率的无线电测控信号，经下变频后的中频信号输入模数转换器A/D，在不解调的情况下，通过FPGA直接存储在作为距离延时的存储器中，进行粗细距离延时和多普勒频率加载，模拟目标距离和速度，延时和多普勒频率值的大小由DSP根据监控处理计算机输入的距离和速度參数推算出；DSP根据监控处理计算机输入的距离參数，推算出当前目标目标幅度值及幅度随距离的变化量，通过控制FPGA内部的幅度调节系数，或者通过控制信号通道中与滤波器相连的数控衰减器的衰減量，模拟目标信号幅度随距离的变化特性。设计通用型超高精度动态模拟器时，根据模拟目标距离的范围和精度选取存储器的存储容量和读写基准时钟，根据监控处理计算机输入的速度及加速度參数推算出存储器组M2的读数据钟和混频本振上应加载的多普勒频率及其变化率，在DSP统ー发出的同步脉冲控制下，对本振频率产生器的数控振荡器(NCO)和存储器读钟产生器的NCO同时加载对应的多普勒频率，用固定的时钟fW2作为写钟，用带多普勒频率及其变化率的时钟fK2作为读钟，对存储器组M2中的数据进行异步读写，读出的数据带上对应的多普勒频率及其变化率，通过与FPGA相连的数模转换器D/A输出ー个频率随多普勒频率变化得到实时拉伸或压缩的中频信号，D/A后的中频信号与本振信号在混频器中混频，形成一个满足速度与多普勒频率对应关系的射频动态目标信号，射频动态目标信号从模拟器信道输出。按照图I所示的通用型超高精度动态模拟器，可以通过以下步骤实现(I)测控系统发出的未知格式和当前频率的无线电测控信号，经下变频得到的中频信号在模数转换器(A/D)中进行模数转换后，通过FPGA内部的缓存器Ml完成细延时T1,再到与FPGA相连的外挂存储器组M2中进行粗延时T2,在存储器组M2读数据钟上加上轨道參数中速度及加速度对应的多普勒频率及其变化率，对存储器组M2进行异步读写，模拟目标距离的同时模拟速度和加速度。
(2) DSP根据监控处理计算机输入的距离參数推算时延，若光速为C，需要模拟的初始距离为Rtl，按照r = l推算出时延大小值T，并把时延换算成存储器读写钟周期的个
C
数，对于读写钟周期个数的小数部分距离时延T1,通过对缓存器Ml的读写钟进行数字移相来实现钟周期的分数延时，对于存储器读写钟周期个数的整数部分距离时延T2，通过控制存储器M2的读写地址来实现，粗细时延组合控制，精度可达皮秒级，在模拟距离百万公里的范围内，模拟精度优于I毫米。按照图2对存储读写控制的时序图，通过控制FPGA内部缓存器Ml的读写时钟的相对相移，完成对数据的细延时T1，通过控制FPGA外挂存储器组M2的读写地址，完成对数据的粗延时T2，两级存储器级连进行粗细距离时延的组合模拟，完成总的距离延时T=I\+T2。假设A/D后的数据data，由等字段组成，其中m为自然数，与存储器组的最大容量有夫，以读写基准时钟fwl为写时钟将data写入缓存器Ml中，当缓存器Ml的写使能Wenl为高有效时，在fwl的每个上升沿数据被写入到缓存器Ml中，当缓存器Ml的读使能Renl为高有效时，以fwl移相后的时钟作为缓存器Ml的读时钟fK1，在fK1的每个上升沿读出数据，因为缓存器Ml的读写时钟之间的相对相移，读出的数据就会产生延时，等效为细时延
T1O若时钟移相器的位数为n，时钟移相器的相位分辨率，时延分辨率= ，通
过缓存器Ml对数据的延时T1可以控制得很精确，只要数字移相器相位累加器的位数n取得足够多，时延控制精度可以达到很高。在数字移相器相位累加器的位数n取32位，读写基准钟取400MHz吋，时延控制精度A t可达皮秒级，距离模拟精度可优于I毫米。经过细时延后的数据datal从缓存器Ml到FPGA外挂的存储器组M2进行粗延时，存储器组M2以与fK1同频同相的时钟fW2为写时钟，当写使能Wm2为高有效时，在fW2的每个上升沿数据被写入存储器组M2中，当读使能Rm2为高有效时，DSP根据初始距离的远近选择不同的起始读地址，假设起始读地址对应第k个字段数据Dk (k为I到m之间的自然数，与延迟时间T2有夫)，以fW2与fW2上对应的多普勒频率fW2d之和(即fE2 = fW2 + fW2d)为存储器组M2的读时钟fK2，在fK2的每个上升沿，从起始读地址开始将存储器组M2中的数据data2第k个字段数据Dk以读时钟fK2读出，由于读数据地址相对于写数据地址有ー个延迟，等效为粗时延T2,读出的数据Dk也就相应比写入的数据D1延迟T2,改变写入、读出数据地址就可以改变存储器组M2中数据时延大小，时延T2的最高分辨率与存储器组M2的读写钟有夫。
其中fW2上对应的多普勒频率fW2d与目标运动的速率有夫，由
权利要求
1.一种通用型超高精度动态模拟器，主要包括，外挂存储器组M2的现场可编程器件FPGA与监控处理计算机之间连接的数字信号处理器DSP，其特征在于，中频测控信号A/D后经FPGA内的先进先出缓存器Ml完成细延时，再到M2中进行粗延时；时延大小由DSP根据监控处理计算机输入的距离参数推算出，通过控制存储器组M2的读写地址及对缓存器Ml的读写钟进行数字移相来实现粗细延时，DSP再根据输入的速度及加速度参数推算出读钟上加载的多普勒频率及其变化率，实时控制读钟频率，对M2中的数据进行异步读写，读出的数据在精确延时的同时，频率随多普勒频率变化得到实时拉伸或压缩，中频以外的多普勒频率在混频器本振上同步加载，同步脉冲由DSP统一发出；中频数字信号经D/A后与本振混频，形成一个满足多普勒频率与速度关系的射频动态目标信号，把形成的动态模拟目标信号射频输出。
2.按权利要求I所述的通用型超高精度动态模拟器，其特征在于，从监控处理计算机操作界面或者对外接口输入需要模拟的目标信号的轨道参数，经计算机总线到DSP，DSP根据轨道参数中的距离远近，推算出时延大小和幅度衰减值，进行目标距离和幅度模拟。
3.按权利要求2所述的通用型超高精度动态模拟器，其特征在于，DSP根据轨道参数中的距离远近，推算出时延大小，并把时延换算成存储器读写钟周期的个数，对于读写钟周期个数的小数部分距离延时，通过对第一级缓存器Ml的读写钟进行数字移相实现分数延时，对于存储器读写钟周期个数的整数部分距离延时，通过控制第二级存储器组M2的读写地址来实现，粗细时延组合控制，时延控制精度可达皮秒级，在模拟距离百万公里的范围内，距离模拟精度优于I毫米。
4.按权利要求2所述的通用型超高精度动态模拟器，其特征在于，DSP根据轨道参数中的距离参数，推算出当前幅度值及幅度随距离的变化量，通过控制FPGA内部的信号幅度系数，或者模拟器信道中混频滤波后的数控衰减器的衰减量来模拟信号的空间传输损耗特性，实现对目标信号幅度随距离变化模拟。
5.按权利要求I所述的通用型超高精度动态模拟器，其特征在于，从监控处理计算机操作界面或者对外接口输入需要模拟的目标信号的轨道参数，经计算机总线到DSP，DSP根据轨道参数中的速度及加速度参数，推算出在存储器组M2读数据钟上应加的多普勒频率及其变化率，实时同步控制读钟及混频本振频率；用固定的基准时钟fW2作为写钟，用基准时钟加上多普勒频率及其变化率的时钟fK2作为读钟，对存储器组M2中的数据进行异步读写，读出的数据在精确延时的同时，频率随多普勒频率变化得到实时拉伸或压缩，中频以外的多普勒频率在混频器本振上同步加载，同步脉冲由DSP统一发出，本振频率产生器的数控振荡器(NCO)与存储器组M2读钟产生器的NCO在收到同步脉冲后，同时加载对应的多普勒频率；从存储器组M2中读出的中频数字信号，通过FPGA到与之相连的数模转换器(D/A)，D/A后的中频信号与本振信号在混频器中混频，形成一个满足速度与多普勒频率对应关系的射频动态目标信号，对目标速度及加速度进行模拟，速度模拟精度优于I毫米/秒。
6.按权利要求5所述的通用型超高精度动态模拟器，其特征在于，若射频频率为ft，目标速度为v,加速度为a,上下行频率转发比为p，射频上的单向多普勒频率
7.按权利要求I所述的通用型超高精度动态模拟器，其特征在于，在模拟距离、速度和 t加速度时，距离变化和速度的关系严格遵守运动方程
8.按权利要求I所述的通用型超高精度动态模拟器，其特征在于，A/D后的数据以fwl为写时钟写入FPGA内部的缓存器Ml中，以fwl通过数字移相后得到的时钟fK1为读时钟，读出缓存器Ml的数据实现细延时T1，经过FPGA中的缓存器Ml细延时后，到FPGA外挂的存储器组M2中进行粗延时和多普勒频率加载，存储器组M2以与fK1同频同相的时钟fW2为写时钟，在存储器组M2中，数据从0地址开始以fW2为写钟写入存储器组M2，DSP根据初始距离的远近推算出存储器组M2的起始读地址，以写钟fW2带上多普勒频率fW2d的时钟fK2为读钟，从存储器组M2的起始读地址开始对存储器组M2连续读写，使得从存储器组M2中读出的数据在实现粗延时T2的同时进行了中频多普勒加载，当存储器组M2的读写地址到最大值时，读写地址重新从0开始进入下一个周期，存储器组可循环使用。通过两级存储器级连进行粗细距离时延的组合模拟，完成总的距离延时T=I\+T2。
9.按权利要求I所述的通用型超高精度动态模拟器，其特征在于，通过FPGA内部的缓存和外挂的存储组作为延迟线进行延时，同时进行多普勒频率加载，在模拟距离的同时模拟了速度和加速度，距离与速度和加速度严格相关，距离变化和速度的关系严格遵守运动 方程
10.按权利要求I所述的通用型超高精度动态模拟器，其特征在于，DSP根据模拟初始距离的远近推算出时延值，并把时延值换算成存储器读写钟周期的个数，对于存储器读写钟周期个数的整数部分粗距离时延T2,通过控制读存储器组M2的起始地址来实现，对于读写钟周期个数的小数部分细距离时延T1，通过调节缓存器Ml的读写时钟相对相移的方法对从缓存器Ml中读出的数据进行分数延时来实现，缓存器Ml的写时钟为fwl，fwl通过数字移相后得到缓存器Ml的读时钟fK1，数字移相器的相位累加器位数为n，数字移相器的相位分辨率
全文摘要
本发明提出的一种通用型超高精度动态模拟器，通过下述方案实现在外挂存储器组M2的FPGA与监控处理计算机之间连接DSP，中频测控信号A/D后经FPGA到M2中，DSP根据监控处理计算机输入的距离参数推算出时延大小，控制存储器读写地址及对缓存器读写钟进行数字移相实现来实现粗细时延的控制；再根据输入的速度及加速度参数推算出读钟上应加的多普勒频率及其变化率，实时控制读钟频率，对存储器组M2中的数据进行异步读写，读出的数据在精确延时的同时，频率随多普勒频率变化得到实时拉伸或压缩，中频以外的多普勒频率在混频器本振上同步加载；中频数字信号经D/A后与本振混频，形成一个满足多普勒频率关系的射频动态目标信号。
文档编号G01S7/40GK102759730SQ201210245579
公开日2012年10月31日 申请日期2012年7月16日 优先权日2012年7月16日
发明者兰宏志 申请人:中国电子科技集团公司第十研究所