专利名称：实现双频gps卫星信号接收机的基带电路结构的制作方法
技术领域：
本实用新型涉及GPS导航定位及测量领域，特别涉及双频GPS (Global PositioningSystem)卫星信号接收处理装置技术领域，具体是指一种实现双频GPS卫星信 号接收机的基带电路结构。
背景技术：
卫星导航就是接收导航卫星发送的导航定位信号，并将导航卫星作为动态已知 位置，实时地测定在当前位置和速度。其中涉及GNSS(Global Navigation Satellite System,即全球导航卫星系统)领域中双频GPS接收机的L2信号捕获与跟踪方法。GPS卫 星信号通常采用伪随机码(PRN)进行扩频调制。GPS卫星信号主要有C/A码(Coarse粗码， 民用码)和P码(Precise,精码)，C/A码加载在LI载波上，P码分别加载在LI和L2载波 上，LI的频率为1575. 42MHz， L2的频率为1227. 6MHz， C/A码的码率为1. 023M， P码的码率 为10. 23M。 GPS为美国军方所控制，当美国军方实行所谓的AS政策时，调制在LI和L2载波 上的信号则由P码与保密的W码异或而成，被称为Y码，目前已知的W的码率特征为500K。 新的GPS卫星信号还有L2C和L5等，但由于本实用新型仅涉及调制在LI和L2载波上的C/ A码和P(Y)码信号，故在本文中不对其他信号作讨论。GPS接收机主要由射频、基带等相应 的电路和软件构成，其中基带主要实现伪码及其载波的捕获跟踪，基带电路可以采用专用 芯片的方式实现，也可以在FPGA(现场可编程逻辑门阵列)等可编程逻辑电路上实现。相 比之下，后者比前者更灵活，但后者的运行速度、功耗与成本之间往往难以取得平衡。目前， 市场上双频GPS接收机的基带电路仍以专用芯片为主，但FPGA实现的方式也正成为正式产 品的可选方案。 接收机按其处理的信号频率数量可划分为单频接收机、双频接收机、多频接收机 等。按定位方式也分为单点定位和差分定位，而利用载波相位定位是精度较高的定位方式， 尤其是双频或多频载波相位差分定位。在双频载波相位定位系统中，需要对LI和L2的载 波相位进行精确跟踪及测量。在视界内所有卫星的GPS射频信号由具有接近于半球形增益 覆盖的右旋极化天线接收，这些射频信号经低噪声前置放大器放大后经功分器分成LI和 L2两路信号，这两路信号经过滤波、变频、解调后，通过A/D变换器转成数字信号送入基带 处理器。基带处理器首先对输入的LI和L2信号进行各通道都必须的和相同的前端处理。 处理后的LI和L2信号同时送入多个处理通道以实现对多颗卫星的同时跟踪。基带电路 主要包括Ll/L2载波跟踪环路、C/A码跟踪环路、C/A码相关电路、Ll-P/L2-P码跟踪环路、 L1-W/L2-W码估计电路、L1与L2相乘电路、L2相关电路、测量数据锁存电路等。对于C/A码 的跟踪采用的是常规扩频解扩处理方法，基带信号经过载波环消除载波后由C/A码环进行 解扩，解扩电路输出超前(Early，即后面的E)、即时(Prompt,即后面的P)和滞后(Late，即 后面的L)三种延时信号输出，超前和滞后输出用来实现C/A码的跟踪，而即时信号P输出 用来实现对载波环的锁定，同时也提供信噪比的检测和导航数据的识别。对于P码而言，由 于Ll-P和L2-P被保密的W码加密成了 Y码，而保密的W码对民用用户是未知的，这就造成了传统的跟踪方案不能对L2信号进行直接跟踪。但可以利用L2信号的一些特征来实现对 L2信号的跟踪，目前，已提出的L2信号跟踪方法主要有L2平方法、L1乘L2互相关方法、P 码辅助平方法、Z跟踪L2相位恢复法、软判决Z跟踪方法、最大似然半无码L2解调方法。 民用双频GPS接收机的需要根据有限的W码特征实现对加密的P码(即Y码)进 行捕获与跟踪，在此过程中必将导致信号的损失，所以如何保证对L2信号处理的质量成为 接收机设计的难点之一。由于前三种方法是在P码没有解扩的情况下进行的处理，所以对 信号的损失很大，跟踪效果很差，在低信号强度下很难实现对卫星的跟踪，不是目前使用的 主要方法。第四种Z跟踪技术先对Ll-P和L2-P进行解扩去P码后，将信号带宽降到W码带 宽500KHz，降低了噪声对信号的影响。再利用Ll-P和L2-P附带信息相同的特性，通过Ll 和L2相乘消除W码的影响，极大提高了系统的性能，降低了 W码未知带来的损失。后两方 法是在第四种方法的改进，通过更复杂的处理达到提高效果的目的。但是，这些方法中均需 要以复杂的电路结构和高性能的处理器为代价，不仅成本高，而且性能难以做到稳定可靠， 这样就给GPS导航技术的大规模普及应用带来了一定的障碍。

实用新型内容本实用新型的目的是克服了上述现有技术中的缺点，提供一种能够实现GPS高精 度定位功能、电路结构简单、处理过程快捷、成本较低、工作性能稳定可靠、适用范围较为广 泛的实现双频GPS卫星信号接收机的基带电路结构。 为了实现上述的目的，本实用新型的实现双频GPS卫星信号接收机的基带电路结 构如下 该实现双频GPS卫星信号接收机的基带电路结构，包括信号预处理电路和数个卫 星处理通道，所述的卫星处理通道的数量与所跟踪的卫星数量一致，通常可以是12个，每 个卫星处理通道均包含Ll信号处理电路和L2信号处理电路，所述的信号预处理电路实现 对输入信号的预处理和自动增益控制，且所述的信号预处理电路分别通过所述的L1信号 处理电路和L2信号处理电路与该接收机的中央处理模块相连接，其主要特点是，所述的Ll 信号处理电路中包括Ll信号C/A码处理基带电路模块、L1信号P码处理电路模块，所述的 L2信号处理电路中包括L2信号载波跟踪环路模块、L2信号码跟踪环路模块、L2信号W码 估计电路模块、Ll信号和L2信号交叉相乘器、L2信号相关器； 所述的信号预处理电路通过所述的Ll信号C/A码处理基带电路模块与所述的中 央处理模块相连接，且所述的Ll信号C/A码处理基带电路模块通过所述的Ll信号P码处 理电路模块与所述的Ll信号和L2信号交叉相乘器相连接； 所述的信号预处理电路通过所述的L2信号载波跟踪环路模块与所述的中央处理 模块相连接，且所述的L2信号载波跟踪环路模块依次通过所述的L2信号码跟踪环路模块、 L2信号W码估计电路模块、Ll信号和L2信号交叉相乘器、L2信号相关器与所述的中央处 理模块相连接； 所述的Ll信号和L2信号交叉相乘器、L2信号相关器设置于FPGA电路模块内置 的DSP模块中。 该实现双频GPS卫星信号接收机的基带电路结构中的FPGA电路模块为Xilinx公 司的FPGA芯片，所述的DSP模块为该FPGA芯片中的DSP48A模块。[0012] 该实现双频GPS卫星信号接收机的基带电路结构中的DSP模块中具有一个18位 加法器、一个18位乘法器和一个48位加法器。 该实现双频GPS卫星信号接收机的基带电路结构中的LI信号和L2信号交叉相乘 器包括DSP模块内的第一锁存器、第二锁存器、第三锁存器、第四锁存器、第五锁存器、18位 加法器、18位乘法器，所述的L2信号W码估计电路模块依次通过所述的第一锁存器、18位 加法器、第四锁存器、18位乘法器、第五锁存器与所述的L2信号相关器相连接，所述的Ll 信号P码处理电路模块通过所述的第二锁存器与所述的18位加法器的输入端相连接，且所 述的L2信号W码估计电路模块通过所述的第三锁存器与所述的18位乘法器的输入端相连 接。 该实现双频GPS卫星信号接收机的基带电路结构中的Ll信号和L2信号交叉相乘
器中还包括第一多路选择器，所述的第一多路选择器串接于所述的18位加法器和第四锁
存器之间，且所述的第二锁存器与所述的第一多路选择器的输入端相连接，所述的第一多
路选择器的输入选择控制端与所述的DSP模块的第一模式控制管脚相连接。 该实现双频GPS卫星信号接收机的基带电路结构中的第三锁存器与所述的18位
乘法器的输入端之间还串接有第六锁存器。 该实现双频GPS卫星信号接收机的基带电路结构中的L2信号相关器包括DSP模 块内的48位加法器和第七锁存器，所述的Ll信号和L2信号交叉相乘器的输出端依次通过 所述的48位加法器、第七锁存器与所述的中央处理模块相连接，所述的第七锁存器的输出 端与所述的48位加法器的输入端相连接。 该实现双频GPS卫星信号接收机的基带电路结构中的L2信号相关器中还包括第 八锁存器、第二多路选择器、第三多路选择器，所述的第二多路选择器串联接于所述的L1 信号和L2信号交叉相乘器的输出端与所述的48位加法器之间，且所述的第七锁存器的输 出端与所述的第二多路选择器的输入端相连接，所述的第二多路选择器的输入选择控制端 与所述的DSP模块的第二模式控制管脚相连接，所述的第三多路选择器串联接于所述的第 七锁存器的输出端与所述的48位加法器的输入端之间，且所述的L2信号W码估计电路模 块通过所述的第八锁存器与所述的第三多路选择器的输入端相连接，所述的第三多路选择 器的输入选择控制端与所述的DSP模块的第三模式控制管脚相连接。 该实现双频GPS卫星信号接收机的基带电路结构中的Ll信号C/A码处理基带电 路模块包括Ll信号载波跟踪环路模块、Ll信号码跟踪环路模块和Ll信号相关器，所述的 信号预处理电路依次通过所述的Ll信号载波跟踪环路模块、L1信号码跟踪环路模块、L1信 号相关器与所述的中央处理模块相连接。 该实现双频GPS卫星信号接收机的基带电路结构中的Ll信号载波跟踪环路模块 包括Ll信号载波数控振荡器和Ll信号复混合器，所述的信号预处理电路通过所述的Ll信 号复混合器与所述的Ll信号码跟踪环路模块相连接，且所述的Ll信号复混合器通过所述 的Ll信号载波数控振荡器与所述的中央处理模块相连接。 该实现双频GPS卫星信号接收机的基带电路结构中的Ll信号码跟踪环路模块包 括Ll信号码数控振荡器、十分频器、C/A码产生器和第一乘法器，所述的Ll信号码数控振 荡器通过所述的十分频器、C/A码产生器和第一乘法器与所述的Ll信号相关器相连接，所 述的Ll信号复混合器与所述的第一乘法器的输入端相连接，且所述的C/A码产生器分别与所述的Ll信号相关器和中央处理模块相连接。 该实现双频GPS卫星信号接收机的基带电路结构中的Ll信号P码处理电路模块 包括PI码产生器、第二乘法器、W1码周期产生器和W比特积分器，所述的Ll信号码数控振 荡器通过所述的PI码产生器、W1码周期产生器、W比特积分器与所述的Ll信号和L2信号 交叉相乘器相连接，所述的PI码产生器通过所述的第二乘法器与所述的W比特积分器相连 接，且所述的Ll信号复混合器与所述的第二乘法器的输入端相连接，所述的PI码产生器与 所述的中央处理模块相连接。 该实现双频GPS卫星信号接收机的基带电路结构中的L2信号载波跟踪环路模块 包括L2信号载波数控振荡器和L2信号复混合器，所述的信号预处理电路通过所述的L2信 号复混合器与所述的L2信号码跟踪环路模块相连接，且所述的L2信号复混合器通过所述 的L2信号载波数控振荡器与所述的中央处理模块相连接。 该实现双频GPS卫星信号接收机的基带电路结构中的L2信号码跟踪环路模块包 括L2信号码数控振荡器、P2码产生器和消P2码电路，所述的L2信号码数控振荡器依次通 过所述的P2码产生器和消P2码电路与所述的L2信号W码估计电路模块相连接，所述的P2 码产生器分别与所述的L2信号W码估计电路模块和中央处理模块相连接，且所述的L2信 号复混合器与所述的消P2码电路相连接。 该实现双频GPS卫星信号接收机的基带电路结构中的L2信号W码估计电路模块 包括W2码周期产生器和W2码积分器，所述的P2码产生器依次通过所述的W2码周期产生 器、W2码积分器与所述的Ll信号和L2信号交叉相乘器相连接，且所述的消P2码电路与所 述的W2码积分器相连接。 采用了该实用新型的实现双频GPS卫星信号接收机的基带电路结构，由于其中基 于FPGA的双频GPS接收机基带电路实现，综合性能、实现复杂度、功耗和成本上的考虑，在 对信号进行多比特采样的基础之上，在解扩去除P码后利用W码的周期信息，在W码周期上 进行积分，分别在Ll信号和L2信号上实现对W码的估计；然后基于FPGA内置的DSP模块 能进行多比特高速数字信号处理的特点，通过将L1与L2的估计W码相乘以消除未知W码和 调制数据的影响，从而实现对L2信号的跟踪，不仅大大提高了系统的速度和性能，同时大 大降低了整个系统实现的规模，有效降低了成本，同时进一步提高了接收机的抗干扰性能， 从而在明显地提高系统的性能的基础之上降低了对FPGA资源的消耗，不仅电路结构简单， 而且处理过程快捷，成本较低，工作性能稳定可靠，适用范围较为广泛。

图1为本实用新型的双频GPS接收机的整体电路组成框图。 图2为本实用新型的实现双频GPS卫星信号接收机的基带电路结构整体结构示意 图。 图3为本实用新型的实现双频GPS卫星信号接收机的基带电路结构中利用DSP模 块部分的电路结构示意图。 图4为基于本实用新型的基带电路结构实现对GPS L2信号跟踪的方法的整体流 程图。
具体实施方式
为了能够更清楚地理解本实用新型的技术内容，特举以下实施例详细说明。 请参阅图1至图3所示，该实现双频GPS卫星信号接收机的基带电路结构，包括 信号预处理电路和数个卫星处理通道，所述的卫星处理通道的数量与所跟踪的卫星数量一 致，通常可以为12个。 同时，需要指出的是，本实用新型中的基带部分信号经过预处理后被同时送入12 个卫星处理通道，此处12个通道是完全相同的，可以根据需要和FPGA容量扩展或縮小通道 数量。由于12个通道结构完全相同，仅是为了同时跟踪不同的卫星，所以本实用新型中只 讨论一个通道的结构。图1中给出的是一个卫星处理通道的结构图，重叠的方框表示12个 通道的其它通道，而一个通道中包含两路信号处理电路，即Ll信号处理电路和L2信号处理 电路。 其中，每个卫星处理通道均包含Ll信号处理电路和L2信号处理电路，所述的信号 预处理电路实现对输入信号的预处理和自动增益控制，且所述的信号预处理电路分别通过 所述的L1信号处理电路和L2信号处理电路与该接收机的中央处理模块相连接，其中，所述 的Ll信号处理电路中包括Ll信号C/A码处理基带电路模块、Ll信号P码处理电路模块， 所述的L2信号处理电路中包括L2信号载波跟踪环路模块、L2信号码跟踪环路模块、L2信 号W码估计电路模块、Ll信号和L2信号交叉相乘器218、 L2信号相关器220 ; 所述的信号预处理电路239通过所述的Ll信号C/A码处理基带电路模块与所述 的中央处理模块219相连接，且所述的Ll信号C/A码处理基带电路模块通过所述的Ll信 号P码处理电路模块与所述的Ll信号和L2信号交叉相乘器218相连接； 所述的信号预处理电路239通过所述的L2信号载波跟踪环路模块与所述的中央 处理模块219相连接，且所述的L2信号载波跟踪环路模块依次通过所述的L2信号码跟踪 环路模块、L2信号W码估计电路模块、L1信号和L2信号交叉相乘器218、L2信号相关器220 与所述的中央处理模块219相连接； 所述的Ll信号和L2信号交叉相乘器218、L2信号相关器220设置于FPGA电路模 块内置的DSP模块中。 其中，所述的Ll信号C/A码处理基带电路模块包括Ll信号载波跟踪环路模块、L1 信号码跟踪环路模块和Ll信号相关器217，所述的信号预处理电路239依次通过所述的Ll 信号载波跟踪环路模块、Ll信号码跟踪环路模块、Ll信号相关器217与所述的中央处理模 块219相连接。 所述的Ll信号载波跟踪环路模块包括Ll信号载波数控振荡器200和Ll信号复 混合器201，所述的信号预处理电路239通过所述的Ll信号复混合器201与所述的Ll信号 码跟踪环路模块相连接，且所述的Ll信号复混合器201通过所述的Ll信号载波数控振荡 器200与所述的中央处理模块219相连接。 所述的Ll信号码跟踪环路模块包括Ll信号码数控振荡器202、十分频器207、 C/ A码产生器209和第一乘法器210，所述的Ll信号码数控振荡器202通过所述的十分频器 207、C/A码产生器209和第一乘法器210与所述的Ll信号相关器217相连接，所述的Ll信 号复混合器201与所述的第一乘法器210的输入端相连接，且所述的C/A码产生器209分 别与所述的Ll信号相关器217和中央处理模块219相连接。[0040] 所述的Ll信号P码处理电路模块包括PI码产生器203、第二乘法器208、W1码周 期产生器211和W比特积分器214，所述的Ll信号码数控振荡器202通过所述的PI码产生 器203、W1码周期产生器211、W比特积分器214与所述的Ll信号和L2信号交叉相乘器218 相连接，所述的PI码产生器203通过所述的第二乘法器208与所述的W比特积分器214相 连接，且所述的Ll信号复混合器201与所述的第二乘法器208的输入端相连接，所述的PI 码产生器203与所述的中央处理模块219相连接。 该实现双频GPS卫星信号接收机的基带电路结构中，所述的L2信号载波跟踪环路 模块包括L2信号载波数控振荡器205和L2信号复混合器204，所述的信号预处理电路239 通过所述的L2信号复混合器204与所述的L2信号码跟踪环路模块相连接，且所述的L2信 号复混合器204通过所述的L2信号载波数控振荡器205与所述的中央处理模块219相连 接。 所述的L2信号码跟踪环路模块包括L2信号码数控振荡器206、 P2码产生器213 和消P2码电路212，所述的L2信号码数控振荡器206依次通过所述的P2码产生器213和 消P2码电路212与所述的L2信号W码估计电路模块相连接，所述的P2码产生器213分别 与所述的L2信号W码估计电路模块和中央处理模块219相连接，且所述的L2信号复混合 器204与所述的消P2码电路212相连接。 所述的L2信号W码估计电路模块包括W2码周期产生器216和W2码积分器215， 所述的P2码产生器213依次通过所述的W2码周期产生器216、 W2码积分器215与所述的 Ll信号和L2信号交叉相乘器218相连接，且所述的消P2码电路212与所述的W2码积分器 215相连接。 其中，所述的FPGA电路模块为Xi 1 inx公司的FPGA芯片，所述的DSP模块为该FPGA 芯片中的DSP48A模块；所述的DSP模块中具有一个18位加法器227、一个18位乘法器232 和一个48位加法器236。 同时，所述的L1信号和L2信号交叉相乘器218包括DSP模块内的第一锁存器223、 第二锁存器224、第三锁存器225、第四锁存器229、第五锁存器233、 18位加法器227、 18位 乘法器232，所述的L2信号W码估计电路模块依次通过所述的第一锁存器223、 18位加法 器227、第四锁存器229、 18位乘法器232、第五锁存器233与所述的L2信号相关器220相 连接，所述的Ll信号P码处理电路模块通过所述的第二锁存器224与所述的18位加法器 227的输入端相连接，且所述的L2信号W码估计电路模块通过所述的第三锁存器225与所 述的18位乘法器232的输入端相连接。 所述的Ll信号和L2信号交叉相乘器218中还包括第一多路选择器228，所述的第 一多路选择器228串接于所述的18位加法器227和第四锁存器229之间，且所述的第二锁 存器224与所述的第一多路选择器228的输入端相连接、所述的第一多路选择器228的输 入选择控制端与所述的DSP模块的第一模式控制管脚61相连接。 所述的第三锁存器225与所述的18位乘法器232的输入端之间还串接有第六锁 存器231。 不仅如此，所述的L2信号相关器220包括DSP模块内的48位加法器236和第七 锁存器237，所述的Ll信号和L2信号交叉相乘器218的输出端依次通过所述的48位加法 器236、第七锁存器237与所述的中央处理模块219相连接，所述的第七锁存器237的输出端与所述的48位加法器236的输入端相连接。 所述的L2信号相关器220中还包括第八锁存器226、第二多路选择器234、第三多 路选择器235，所述的第二多路选择器234串联接于所述的Ll信号和L2信号交叉相乘器 218的输出端与所述的48位加法器236之间，且所述的第七锁存器237的输出端与所述的 第二多路选择器234的输入端相连接，所述的第二多路选择器234的输入选择控制端与所 述的DSP模块的第二模式控制管脚69相连接，所述的第三多路选择器235串联接于所述的 第七锁存器237的输出端与所述的48位加法器236的输入端之间，且所述的L2信号W码 估计电路模块通过所述的第八锁存器226与所述的第三多路选择器235的输入端相连接， 所述的第三多路选择器235的输入选择控制端与所述的DSP模块的第三模式控制管脚70 相连接。 同时，该实现双频GPS卫星信号接收机的基带电路结构中的L1信号(Ll)和L2信 号(L2)均为位宽至少为3比特的A/D采样输出信号。 在实际使用当中，请参阅图1所示，其为双频GPS接收机的电路组成框图。由天线 231、功分器232、 Ll射频电路233和L2射频电路234构成本实用新型的前端射频电路部 分。时钟244同时向射频电路和基带电路240提供标准时钟。经Ll射频电路233和L2射 频电路234下变频及解调后的正交信号通过A/D转换器235-238转换成正交数字基带信号 63-66送入基带处理电路240。在采样速率大于2倍带宽的情况下，对于宽带高斯噪声信号 的采样，1比特、2比特禾口 3比特ADC的损耗分别是1. 96dB、0. 55dB和0. 16dB。超出3比特 的量化方案对信号损耗的改善是很小的，在本实用新型中采用了 3比特或高于3比特的量 化方案，也即A/D采样输出信号63 66的位宽为3比特或高于3比特，为方便起见，后续 讨论均以3比特为例。进入基带的数字基带信号63-66首先进入信号预处理电路239。信 号预处理电路主要完成自动增益控制电路的信号采样和通道共用的信号处理工作。处理之 后的信号分成Ll (67、68)和L2 (69、70)两路分别送给Ll处理电路241和L2处理电路242。 Ll处理电路241和L2处理电路242构成了单通道卫星处理电路243，根据可视卫星数量及 其分布的需要本实用新型设计有12个卫星处理通道和一个噪声功率估计通道。但本实用 新型不仅限于具有12个卫星处理通道的设计，根据需要和未来卫星发射信号的变化可以 调整卫星处理通道的数量及各通道的跟踪方法，以满足系统对未来发展的需要。整个基带 电路240与射频电路共用时钟244产生的时钟信号CLK 1。各通道处理的信号和相应的控 制信号72 74与CPU 219交互完成整个GPS双频接收机的信号处理功能。 在请参阅图2所示，其为本实用新型的基带电路整体结构示意图。由L1载波 NCO(NumberControl Oscillation数控振荡器)200、L1复混合器201、L1码NCO 202、10分 频器207、C/A码产生器209、乘法器210和Ll相关器217组成L1C/A码信号处理电路。由 Pl码产生器203、乘法器208、 Wl码周期产生器211和W bit积分器214构成Ll-P码前端 处理电路，产生L1_W码估计信号43。由L2复混合器204、L2载波NCO 205、L2码NCO 206、 消P2码电路212、 P2码产生器213、 W2码周期产生器216和W2码积分器215构成L2-P码 处理电路。产生L2—W码估计信号，信号分为正交输出的超前(Early)31、即时(Prompt)32、 滞后(Late) 33信号(即EPL信号)。交叉相乘器218完成L1W和L2W码的对消功能，实现 对未知W码的消除，然后经由C/A码周期信号(Epoch) 50的控制由L2相关器220对信号进 行积分，最终信号送由微处理器(CPU) 219进行处理。
11[0053] 整个双频GPS接收机中实现对L2跟踪的主要功能位于LI与L2乘法器电路，通过 对滤波后的Ll和L2两路信号的相乘实现对加密P码的消除，从而实现对L2的跟踪。在 FPGA的逻辑电路中实现加法设计时对系统资源的需求将随着位宽的增加而迅速增加，而且 加法位宽的增加还将导致FPGA内部设计的最大时钟速度严重下降。如果要在FPGA中实现 与加法相应位宽的乘法器，这种对资源的消耗和最大时钟速度的降低将比实现加法器更为 严重。在本实用新型中，在前端采用了不同于其他1 2比特方案的3比特采样方案，这样 在信号处理的后端部分，关键的消除W码影响电路中的Ll与L2相乘部分的位宽已达到了 6 8位，积分电路则为16位累加。这时如采用普通的加法和乘法电路设计将极大地消耗 FPGA逻辑资源和降低FPGA的最高时钟速度，从而影响整个系统的性能。然而在本实用新型 中这部分电路刚好可以通过FPGA电路中所带有的DSP模块实现。DSP模块实现的是简单的 数字信号处理功能，以目前市场上Xilinx公司在FPGA芯片内部设计的DSP48A为例，其中 包括1个18位加法器、一个18位乘法器、一个48位加法器、以及相应位置的数据锁存器和 进位逻辑等。通过控制DSP的内部连接方式可以实现积分功能。由于DSP模块属于固化在 FPGA中的电路，具有FPGA设计的最高速度，也不会占用FPGA的逻辑资源，在本实用新型中 采用这些模块将会获得最佳的性能和最低的资源消耗。 再请参阅图3所示，其中给出了本实用新型中DSP的使用方式。在本实用新型中， 将实现复杂的Ll与L2相乘消W码电路和最终的L2输出积分器放在DSP中实现。本实用新 型为了最大限度的减少量化的损失和提高系统的性能，前端电路中采用3比特的量化。请 参阅图2所示，以Ll通道为例，L1载波NC0 200、L1码NC0 202、Pl码产生器203、C/A码产 生器209、分频器207和Wl码周期产生器211的设计与输入信号1LI3和L1Q4的比特数无 关，均为根据系统需要固定的设计。乘法器208和乘法器210由于分别与1比特输出的信 号16与27相乘，实际的实现电路仅为反向器电路，对系统规模没什么影响。实际与输入相 关的只有Ll复混合器201 、Ll相关器217和W bit积分器214。 Ll载波NCO 200的输出信 号17和Q8为2比特量化数据，L1复混合器的输出11和12对于2比特和3比特量化输出 的信号输出均为4比特位宽，仅对于1比特量化输入，输出才为3比特位宽。如果利用FPGA 中的存储器RAM资源，复混合器可以通过简单的逻辑门和锁存器实现。而整个系统对存储 器资源的使用量非常小，通常FPGA提供的存储器资源远远大于设计上的需要，从而还能进 一步减少对FPGA逻辑单元容量的需求。可以看出采用3比特量化相比于2比特和1比特 量化在Ll相关器217之前并没有增加多少实现的规模。而Ll相关器为了保证足够的余量 和与CPU接口的设计，通常都为16位累加器，16位累加器对于3比特量化输出位宽也已经 足够了。从而可以看出采用3比特量化输出的设计对L1通道没有增加过多规模。对于L2 通道前端电路与Ll通道有相似的情况，在此不做过多说明。 本实用新型将资源使用最大的L1XL2电路218和L2相关器220放到了 FPGA固 有的模块DSP中实现。采用带有的DSP模块的FPGA并没有占用FPGA自身的可编程逻辑单 元，而是作为功能模块不管使用与否都存在的。如在FPGA逻辑单元中实现多位乘法器和加 法器，其速度将随着位宽的增加下降严重，而固化在DSP中的乘法器却不受位宽的影B向，并 具有最快的速度。DSP的输入位宽为18位，远远超出了 3比特量化产生的输入位宽，不存在 提高前端输入信号位宽导致的后续电路位宽不够的情况。因此，本设计将占用最多资源的 实现电路放到DSP中，不仅可以提高系统的速度和性能。也可以大大降低整个系统实现的规模，规模的降低将直接导致成本的降低。采用此设计可以节省三分之一左右的FPGA设计 规模，采用相应低规模的FPGA降低的成本是非常可观的。此外，采用3比特量化输入，通过 AGC电路的控制也可以增加系统的抗干扰性能。1比特量化的接收机对CW连续波干扰是无 能为力的，至少需要2比特是量化输入才能提供抗CW连续波干扰的能力。采用3比特的量 化可以进一步提高接收机的抗干扰性能。另外3比特量化还可以降低量化损失，提高信号 质量，提高信噪比。3比特量化相比2比特可以减少0. 29dB的损失，相对1比特可以减少 1. 8dB的损失。关于抗干扰能力和减少量化损失可以参看以下参考文献《GPS原理与应用》(第二版)，寇艳红译，电子工业出版社，P187 190 (英文原版 Understanding GPS-Principles and Applications,Second Edition,Elliott D. Kaplan, Christopher J. Hegarty) 其中给出了量化损失和抗干扰的简单论述。 通过上述分析可以看出，本实用新型中采用3比特量化方案和采用FPGA固有DSP 模块处理复杂相关器电路的方式在可以明显地提高系统的性能的基础之上降低了对FPGA 资源的消耗。 接收机收到的GPS信号由前端射频电路的功分器分成LI和L2两路，然后经A/D转 换后进入基带电路。L1信号经L1I3和L1Q4进入L1复混合器201，与LI载波NC0 200产生 的本地载波信号进行相乘，消除输入信号的残留载波。Ll载波NCO 200和LI复混合器201 组成载波环路，时钟信号来自SCLK l，载波步进受微处理器(CPU)219控制。ms信号2控制 L1载波NC0 200的数据锁存速度，产生L1载波相位信号9给微处理器219。微处理器根据 LI相关器输出的40、Qffl 41和IfflE—L 42信号控制载波环路的锁定。LI码NCO 202、分频 器207、 C/A码产生器209和乘法器210构成码跟踪环路。LI码NCO 202步进受微处理器 219控制产生10. 23MHz的P码速率信号10，经过分频器207产生C/A码产生器209所需的 1. 023MHz信号，控制C/A码的产生。产生的C/A码27与LI复混合器201产生的正交信号 IBB 11和QBB 12相乘消除同相分量上的C/A码，完成C/A码的解扩工作。C/A码输出26产 生ms 2锁存时刻的码相位信息，送至微处理器219进行解码运算。同样，微处理器219根 据LI相关器的输出信号控制码NCO环路的锁定。以上电路构成了 C/A码的处理基带电路。 PI码产生器203、乘法器208、 Wl码周期产生器211和W bit积分器214构成了 Ll-P码处理电路。LI码NCO 202产生的10. 23MHz时钟信号10提供给PI码产生器203产 生P码信号16，同时P1码产生器203还产生W1码周期产生器211的同步控制信号17，控 制W1码周期产生器的复位。W1码周期产生器211产生用来加密P码的W码周期信号，此信 号仅能反映W码的变化周期，并不是真正用来加密的W码。乘法器将来自Ll复混合器201 的输出QBB 13与Ll-P码信号16相乘，消除Ll正交分量中的P码信号，完成对L1_P码的 解扩工作。输出信号WL114进入W bit积分器在Wl码周期产生器211的控制下进行积分， 完成对L1—W码的滤波，实现对LUV码的估计输出L1_W 43。 图2中的下半部分实现对L2-P码处理工作。L2载波NCO 205和L2复混合器204 与微处理器219构成L2信号的载波跟踪环。正交输出的L21 5和L2Q 6与L2载波NC0 205 产生的本地载波信号I 21和Q 22送入L2复混合器204，生成零载波正交基带信号IBB 19 和QBB20。 L2码NCO 206、P2码产生器213和消P2码212电路构成L2码跟踪环路。L2码 NCO 206产生P2码产生器213所需的10. 23腿z码时钟，码产生器产生的L2-P码信号25与L2复混合器204产生的正交信号在消P2码212电路中相乘完成L2-P码的解扩，同时产 生超前WL2E31、即时WL2P 32和滞后WL2L 33信号。W2码周期产生器216和W2码积分器 215构成L2W码估计电路。产生超前L2—W E37.即时L2—W P38和滞后L2_W L39估计信号。 LI X L2电路218完成L1_W码估计信号和L2_W码估计信号的相乘操作，实现对未知的W码 信号和加载的数据信号的消除。产生的超前L2 E44、即时L2 P45和滞后L2 L46信号进入 L2相关器220，相关器的输出超前E47、即时P48和滞后L49提供给微处理器219完成对L2 载波环和码环的锁定。 对L2信号的跟踪重点在于对未知W码的消除。整体思想是基于卫星发射的Ll和 L2信号上面附带的P码的W码相同，从而使用对Ll上的W码估计与L2上的W码估计相乘 消除L2上W码的方案。在基带进入端Ll和L2的接收信号P码部分可写为 Zf (")=尸(") ,) + p)， i = 1 ， 2 式中，P(n)为P码；W(n)为W码；D(n)为调制数据；Q为残留载波；^为相角；n为 采样点。经过复混合器消除残留载波和解扩电路消除P码后，接收信号可写为 LPx(n) = W(n) D(n) i = 1，2 系统通过W比特(bit)积分器在W码周期上进行积分，实现对W码的最优估计。然 后，通过L1XL2电路218交叉相乘完成对L2上加密W码的调制D码的消除。最终经由L2 相关器220实现对L2的观测输出EPL。 W2码积分器215、L1 XL2电路218和L2相关器220 可以通过配置DSP的内部连接实现，一块DSP模块可以实现一路数据计算。设计中对整个 L2载波环和码环的跟踪需要6种测试数据(即正交输出的超前、即时和滞后测试信号)，因 此每一路卫星跟踪通道需要六块DSP实现。 再请参阅图3所示，其为采用DSP模块设计的L2相关电路，图中仅给出了设计中 6路数据输出中的一路信号，为了便于本文说明对实际DSP电路结构做了部分简化。图3 电路通过Mode脚的设置可以实现带有W码的L2P码信号处理和不带W码的L2P码 信号处理两种功能。P码信号是否进行过W码加密，可以通过解码导航电文上的数据获得。 可以看出DSP模块主要包括1个18比特加法器227、 1个18比特乘法器232、 1个48比特 加法器236、3个多路选择器(228、234、235)和若干锁存器构成。输入信号WL2 52为消P2 码电路212输出6路信号的任何一路，6路信号分别送入6片DSP模块实现消W码和L2相 关运算。WL2信号52通过W bit积分器222后的信号53分两路进入DSP模块A和C输入 端，并按输入端位宽做相应的扩展。WL1信号14通过W bit积分器214后的信号43为6路 DSP模块共用信号，同时送入6路本通道DSP模块的B脚。WL2P_Q信号51为消P2码电路 212输出WL2P32的Cos分量。D 223-226为相应DSP模块输入脚的锁存电路。加法器227 实现L1_W估计信号与L2_W估计信号的相加操作，多路选择器228根据第一模式控制管脚 (Mode[0])61的控制选择锁存器D 229的输入是和信号58还是B脚锁存信号55。如果选 择加法器的输出58可以实现最大似然算法，而选择锁存器D 224的输出55实现常规Z跟 踪算法。锁存器D229的输出60与L2_W 53通过锁存器的信号62在乘法器232相乘后，由 锁存器D 233锁存送入多路选择器234。同时C脚输入的L2—W 53信号通过锁存器D226 送入多路选择器235。加法器236对分别来自多路选择器234的信号66和多路选择器235 的信号67求和，由锁存器D237锁存并由DSP模块的P脚输出。同时输出信号也分别送入 多路选择器234和235。当多路选择器234选择锁存器D 233输出信号64作为输出，多路
14选择器235选择P脚输出信号68作为输出时，本电路实现的是带有W码加密L2P码处理电 路。当多路选择器234选择信号68作为输出，多路选择器235选择信号48作为输出时，本 电路实现的是对不带W码加密的L2P码处理电路。DSP模块最后端的加法器236在两种方 式中均与相应电路设计成相关器电路(即通过积分电路实现)。 再请参阅图4所示，该基于上述的基带电路结构实现对GPSL2信号跟踪的方法，其 中包括以下步骤 (1)所述的中央处理器设置Ll信号C/A码处理基带电路模块为捕获状态，通过调 整C/A码和Ll信号载波对C/A码进行搜索； (2)当C/A码获得捕获后，对C/A码和载波进行牵弓I并锁定C/A码环和载波环，进 行对Ll信号C/A码的跟踪，开始跟踪后根据同步头信息确定导航电文起始时间，接收导航 电文； (3)对所接收的导航电文进行解码，获得星历、历书、时间信息，并起动L1信号P码 处理电路模块中的Pl码产生器203 ; (4)所述的Pl码产生器203利用Ll信号P码的状态信息，并起动L2信号码跟踪 环路模块中的P2码产生器213，利用Ll信号载波值根据Ll信号与L2信号载波关系按比例 设置L2信号载波起始搜索频率； (5)根据Ll信号C码所得的导航电文确定L2信号P码是否由W码加密，并据此设 置所述的DSP模块工作方式为带有W码加密的工作方式或者不带W码加密的工作方式。 (6)所述的中央处理模块219读取所述的DSP模块输出的L2信号通道处理结果数 据，并根据该处理结果数据控制所述的L2信号处理电路的调整。 (7)调整L2信号P码延时，搜索L2信号P码相关峰值位置，使得L2信号P码获得 捕获； (8) L2信号P码获得捕获后，对L2信号P码进行牵引，锁定L2信号P码码环和L2 信号P码载波环； (9)输出Ll信号和L2信号载波相位和载波计数，并进行后续的数据处理。 在实际使用当中，系统对实现对GPS L2信号的跟踪过程请参阅图4，整个跟踪流 程主要分成九步 第一步300——设置L1C/A码为捕获状态，通过调整C/A码和Ll载波对C/A码进 行搜索，C/A码包含1023状态，与载波构成二维搜索。 第二步301——获得捕获后，对C/A码和载波进行牵引并锁定C/A码环和载波环， 实现对L1C/A码跟踪。开始跟踪后根据同步头信息确定导航电文起始时间，接收导航电文。 第三步302——对导航电文进行解码，获得星历、历书、时间等信息，并起动Ll-P码。 第四步303——P码由四个伪码产生器构成，当Ll-P码起动后，L2-P码相应状态 可以从Ll-P码产生器获得。此时，从Ll-P码产生器复制状态信息，起动L2-P码产生器，利 用Ll载波值根据Ll与L2载波关系设置L2载波起始搜索频率，由于有Ll载波辅助，L2不 需要对载波进行盲搜索。 第五步304——根据由L1C码所得的导航电文确定L2P码是否由W码加密，并据此 设置DSP工作于带有W码加密的工作方式或不带W码加密的工作方式。[0084] 第六步305——微处理器读取DSP模块输出的L2通道处理结果数据，并根据计算 结果控制L2电路的调整。 第七步306——由于电离层延时对Ll与L2不同，需要调整L2_P码延时，搜索L2-P 码相关峰值位置，使L2-P码获得捕获。 第八步307——获得捕获后，对L2-P码进行牵弓| ，锁定L2-P码码环和锁定L2-P码 载波环。 第九步308——输出Ll和L2载波相位和载波计数，供后续的数据处理。 以上所给出的双频GPS接收机L2信号处理电路的实现方案，根据以上方案可以辅
以相应控制程序和后续算法可以实现双频GPS接收机的整体设计。 采用了上述的实现双频GPS卫星信号接收机的基带电路结构，由于其中基于FPGA 的双频GPS接收机基带电路实现，综合性能、实现复杂度、功耗和成本上的考虑，在对信号 进行多比特采样的基础之上，在解扩去除P码后利用W码的周期信息，在W码周期上进行积 分，分别在Ll信号和L2信号上实现对W码的估计；然后基于FPGA内置的DSP模块能进行 多比特高速数字信号处理的特点，通过将Ll与L2的估计W码相乘以消除未知W码和调制 数据的影响，从而实现对L2信号的跟踪，不仅大大提高了系统的速度和性能，同时大大降 低了整个系统实现的规模，有效降低了成本，同时进一步提高了接收机的抗干扰性能，从而 在明显地提高系统的性能的基础之上降低了对FPGA资源的消耗，不仅电路结构简单，而且 处理过程快捷，成本较低，工作性能稳定可靠，适用范围较为广泛。 在此说明书中，本实用新型已参照其特定的实施例作了描述。但是，很显然仍可以 作出各种修改和变换而不背离本实用新型的精神和范围。因此，说明书和附图应被认为是 说明性的而非限制性的。
权利要求一种实现双频GPS卫星信号接收机的基带电路结构，包括信号预处理电路和数个卫星处理通道，所述的卫星处理通道的数量与所跟踪的卫星数量一致，每个卫星处理通道均包含L1信号处理电路和L2信号处理电路，所述的信号预处理电路分别通过所述的L1信号处理电路和L2信号处理电路与该接收机的中央处理模块相连接，其特征在于，所述的L1信号处理电路中包括L1信号C/A码处理基带电路模块、L1信号P码处理电路模块，所述的L2信号处理电路中包括L2信号载波跟踪环路模块、L2信号码跟踪环路模块、L2信号W码估计电路模块、L1信号和L2信号交叉相乘器(218)、L2信号相关器(220)；所述的信号预处理电路(239)通过所述的L1信号C/A码处理基带电路模块与所述的中央处理模块(219)相连接，且所述的L1信号C/A码处理基带电路模块通过所述的L1信号P码处理电路模块与所述的L1信号和L2信号交叉相乘器(218)相连接；所述的信号预处理电路(239)通过所述的L2信号载波跟踪环路模块与所述的中央处理模块(219)相连接，且所述的L2信号载波跟踪环路模块依次通过所述的L2信号码跟踪环路模块、L2信号W码估计电路模块、L1信号和L2信号交叉相乘器(218)、L2信号相关器(220)与所述的中央处理模块(219)相连接；所述的L1信号和L2信号交叉相乘器(218)、L2信号相关器(220)设置于FPGA电路模块内置的DSP模块中。
2. 根据权利要求1所述的实现双频GPS卫星信号接收机的基带电路结构，其特征在 于，所述的FPGA电路模块为Xilinx公司的FPGA芯片，所述的DSP模块为该FPGA芯片中的 DSP48A模块。
3. 根据权利要求2所述的实现双频GPS卫星信号接收机的基带电路结构，其特征在于， 所述的DSP模块中具有一个18位加法器(227)、一个18位乘法器(232)和一个48位加法 器(236)。
4. 根据权利要求3所述的实现双频GPS卫星信号接收机的基带电路结构，其特征在于， 所述的L1信号和L2信号交叉相乘器(218)包括DSP模块内的第一锁存器(223)、第二锁存 器(224)、第三锁存器(225)、第四锁存器(229)、第五锁存器(233)、18位加法器(227) 、18 位乘法器(232)，所述的L2信号W码估计电路模块依次通过所述的第一锁存器(223)、 18位 加法器(227)、第四锁存器(229)、18位乘法器(232)、第五锁存器(233)与所述的L2信号 相关器(220)相连接，所述的L1信号P码处理电路模块通过所述的第二锁存器(224)与所 述的18位加法器(227)的输入端相连接，且所述的L2信号W码估计电路模块通过所述的 第三锁存器(225)与所述的18位乘法器(232)的输入端相连接。
5. 根据权利要求4所述的实现双频GPS卫星信号接收机的基带电路结构，其特征在于， 所述的L1信号和L2信号交叉相乘器(218)中还包括第一多路选择器(228)，所述的第一 多路选择器(228)串接于所述的18位加法器(227)和第四锁存器(229)之间，且所述的第 二锁存器(224)与所述的第一多路选择器(228)的输入端相连接，所述的第一多路选择器 (228)的输入选择控制端与所述的DSP模块的第一模式控制管脚(61)相连接。
6. 根据权利要求4所述的实现双频GPS卫星信号接收机的基带电路结构，其特征在于， 所述的第三锁存器(225)与所述的18位乘法器(232)的输入端之间还串接有第六锁存器 (231)。
7. 根据权利要求3所述的实现双频GPS卫星信号接收机的基带电路结构，其特征在于，所述的L2信号相关器(220)包括DSP模块内的48位加法器(236)和第七锁存器(237)，所 述的Ll信号和L2信号交叉相乘器(218)的输出端依次通过所述的48位加法器(236)、第 七锁存器(237)与所述的中央处理模块(219)相连接，所述的第七锁存器(237)的输出端 与所述的48位加法器(236)的输入端相连接。
8. 根据权利要求7所述的实现双频GPS卫星信号接收机的基带电路结构，其特征在于， 所述的L2信号相关器(220)中还包括第八锁存器(226)、第二多路选择器(234)、第三多路 选择器(235)，所述的第二多路选择器(234)串联接于所述的L1信号和L2信号交叉相乘器 (218)的输出端与所述的48位加法器(236)之间，且所述的第七锁存器(237)的输出端与 所述的第二多路选择器(234)的输入端相连接，所述的第二多路选择器(234)的输入选择 控制端与所述的DSP模块的第二模式控制管脚(69)相连接，所述的第三多路选择器(235) 串联接于所述的第七锁存器(237)的输出端与所述的48位加法器(236)的输入端之间，且 所述的L2信号W码估计电路模块通过所述的第八锁存器(226)与所述的第三多路选择器 (235)的输入端相连接，所述的第三多路选择器(235)的输入选择控制端与所述的DSP模块 的第三模式控制管脚(70)相连接。
9. 根据权利要求1至8中任一项所述的实现双频GPS卫星信号接收机的基带电路结 构，其特征在于，所述的Ll信号C/A码处理基带电路模块包括L1信号载波跟踪环路模块、 Ll信号码跟踪环路模块和Ll信号相关器(217)，所述的信号预处理电路(239)依次通过所 述的L1信号载波跟踪环路模块、L1信号码跟踪环路模块、L1信号相关器(217)与所述的中 央处理模块(219)相连接。
10. 根据权利要求9所述的实现双频GPS卫星信号接收机的基带电路结构，其特征在 于，所述的Ll信号载波跟踪环路模块包括Ll信号载波数控振荡器(200)和Ll信号复混合 器(201)，所述的信号预处理电路(239)通过所述的L1信号复混合器(201)与所述的L1信 号码跟踪环路模块相连接，且所述的Ll信号复混合器(201)通过所述的Ll信号载波数控 振荡器(200)与所述的中央处理模块(219)相连接。
11. 根据权利要求10所述的实现双频GPS卫星信号接收机的基带电路结构，其特征在 于，所述的Ll信号码跟踪环路模块包括Ll信号码数控振荡器(202)、十分频器(207) 、 C/A 码产生器(209)和第一乘法器(210)，所述的L1信号码数控振荡器(202)通过所述的十分 频器(207) 、 C/A码产生器(209)和第一乘法器(210)与所述的Ll信号相关器(217)相连 接，所述的L1信号复混合器(201)与所述的第一乘法器(210)的输入端相连接，且所述的 C/A码产生器(209)分别与所述的Ll信号相关器(217)和中央处理模块(219)相连接。
12. 根据权利要求11所述的实现双频GPS卫星信号接收机的基带电路结构，其特征在 于，所述的L1信号P码处理电路模块包括P1码产生器(203)、第二乘法器(208)、Wl码周期 产生器(211)和W比特积分器(214)，所述的L1信号码数控振荡器(202)通过所述的P1码 产生器(203) 、Wl码周期产生器(211) 、W比特积分器(214)与所述的Ll信号和L2信号交 叉相乘器(218)相连接，所述的P1码产生器(203)通过所述的第二乘法器(208)与所述的 W比特积分器(214)相连接，且所述的Ll信号复混合器(201)与所述的第二乘法器(208) 的输入端相连接，所述的P1码产生器(203)与所述的中央处理模块(219)相连接。
13. 根据权利要求1至8中任一项所述的实现双频GPS卫星信号接收机的基带电路结 构，其特征在于，所述的L2信号载波跟踪环路模块包括L2信号载波数控振荡器(205)和L2信号复混合器(204)，所述的信号预处理电路(239)通过所述的L2信号复混合器(204)与 所述的L2信号码跟踪环路模块相连接，且所述的L2信号复混合器(204)通过所述的L2信 号载波数控振荡器(205)与所述的中央处理模块(219)相连接。
14. 根据权利要求13所述的实现双频GPS卫星信号接收机的基带电路结构，其特征在 于，所述的L2信号码跟踪环路模块包括L2信号码数控振荡器(206)、P2码产生器(213)和 消P2码电路(212)，所述的L2信号码数控振荡器(206)依次通过所述的P2码产生器(213) 和消P2码电路(212)与所述的L2信号W码估计电路模块相连接，所述的P2码产生器(213) 分别与所述的L2信号W码估计电路模块和中央处理模块(219)相连接，且所述的L2信号 复混合器(204)与所述的消P2码电路(212)相连接。
15. 根据权利要求14所述的实现双频GPS卫星信号接收机的基带电路结构，其特征在 于，所述的L2信号W码估计电路模块包括W2码周期产生器(216)和W2码积分器(215)， 所述的P2码产生器(213)依次通过所述的W2码周期产生器(216)、W2码积分器(215)与 所述的L1信号和L2信号交叉相乘器(218)相连接，且所述的消P2码电路(212)与所述的 W2码积分器(215)相连接。
专利摘要本实用新型涉及一种实现双频GPS卫星信号接收机的基带电路结构，基带电路主要包括L1处理电路和L2处理电路，输入端与射频电路输出相接，输出与控制同中央处理模块连接。L1处理电路中主要包括L1C/A码跟踪环路模块、L1载波跟踪环路模块、L1W码周期估计模块、L1P码产生模块，L2处理电路中包括L2载波跟踪环路模块、L2P码跟踪环路模块、L2W码估计模块、L1与L2交叉相乘器、L2相关器。L1和L2交叉相乘器和L2相关器设计实现于FPGA电路模块内置的DSP模块中。采用该种实现双频GPS卫星信号接收机的基带电路结构，大大提高了系统的速度和性能，降低了系统规模和成本，提高了接收机的抗干扰性能，电路结构简单，工作性能稳定可靠，适用范围广泛。
文档编号G01S19/29GK201532467SQ20092027215
公开日2010年7月21日 申请日期2009年11月9日 优先权日2009年11月9日
发明者刘杰, 刘若普, 宋阳, 朱亚宁, 王杰俊, 王永泉 申请人:上海华测导航技术有限公司