专利名称：测试装置及测试方法
技术领域：
本发明涉及一种测试装置及测试方法。在美国，本申请是美国申请12/365，900(申请日2009年2月5日)的后续申请。
背景技术：
在测试半导体器件的测试装置中，通过在对半导体器件输入规定的测试图案的基础上，取得半导体器件响应的信号，来判断半导体器件的良否。在半导体器件的测试中，当需要测定半导体器件输出信号的波形等时，将示波器等外部机器连接于测试装置，通过外部机器取得信号。测试装置通过具有测试半导体器件的测试模块及连接外部机器的触发产生模块， 而能够在对半导体器件输出测试图案的同时，使外部机器工作。要想与半导体器件的测试的时序同步地测定波形等，半导体器件的测试时序和外部机器的信号取得时序必须同步。 因此，测试模块及触发产生模块通过具有同一个同步电路，而同步于同一基准信号而动作。 例如为专利公开2005-91037公开了模块间的同步方法。

发明内容
发明要解决的技术问题但是，当仅对某一方的模块进行设计变更，在各个模块具有不同的同步电路的情况下，会出现各个模块间无法取得同步的情况。其结果是在设计变更同步电路时，将产生需要对具有测试模块及触发产生模块的同步电路的双方都实施同等的设计变更的问题。因此，本发明一方面的目的是提供一种能够解决上述技术问题的测试装置及测试方法。该目的通过权利要求中的独立权利要求所述的特征组合来实现。并且从属权利要求规定了本发明的更为有利的具体实施例。解决技术问题的手段根据本发明的第1实施方式，提供一种测试被测试器件的测试装置，该测试装置包括图案产生部，其产生用于测试被测试器件的测试图案；信号提供部，其将与测试图案相对应的测试信号提供给被测试器件；触发产生部，其将触发信号提供给连接于被测试器件外部的机器；同步控制部，其根据图案产生部产生的测试图案中的至少一部分，将指示产生触发信号的同步信号输出给触发产生部。根据本发明的第2实施方式，提供一种测试被测试器件的测试方法，该测试方法包括图案产生步骤，其产生用于测试被测试器件的测试图案；信号提供步骤，其将与测试图案相对应的测试信号提供给被测试器件；同步控制步骤，其根据在图案产生步骤中产生的测试图案的至少一部分，输出指示产生触发信号的同步信号；触发产生步骤，其根据在同步控制步骤中输出的、用于指示产生触发信号的同步信号，将触发信号提供给连接于被测试器件外部的机器。


[图1]示出第1实施方式涉及的测试装置的构成。[图2]示出第1实施方式涉及的事件信号及时序数据。[图3]示出包含事件信号及时序数据的测试图案的一个例子。[图4]示出第2实施方式涉及的测试装置的构成。[图5]示出第3实施方式涉及的测试装置的构成。[图6]示出第4实施方式涉及的测试装置的构成。[图7]示出多个被测试器件分别连接于多个不同的测试模块的情况下的测试装置的构成。[图8]示出1个被测试器件连接于多个测试模块的情况下的测试装置的构成。[图9]示出具有同步动作的多个同步通信部的测试装置的构成。
具体实施例方式下面通过发明的实施方式说明本发明的(一)方面，但下面的实施方式并非限定权利要求涉及的发明，并且实施方式中说明的特征的组合并不全都是发明的解决手段所必须的。图1示出了测试装置100的构成的一个例子。测试装置100连接被测试器件200 及外部机器300。并且，测试装置100具有测试模块10、触发产生模块40、控制部50、基准信号产生部60及同步网络70。同步网络70连接在测试模块10和触发产生模块40之间。测试模块10具有图案产生部12、信号提供部14及同步控制部16。图案产生部12 产生用于测试被测试器件200的测试图案，并输入给信号提供部14。信号提供部14经由输入输出引脚，将与被输入的测试图案对应的测试信号提供给被测试器件200。测试模块10 可经由功能板及器件插口等连接被测试器件200。触发产生模块40具有触发产生部42。触发产生部42将触发信号34提供给连接被测试器件200的外部机器300。外部机器300可根据被提供的触发信号34取得被测试器件200输出的信号。触发产生模块40可经同轴电缆等电缆连接外部机器300。图案产生部12产生的测试图案也被输入到同步控制部16中。同步控制部16根据被输入的测试图案的至少一部分，将指示产生触发信号34的同步信号30输出给触发产生部42。例如，同步信号30可包含脉冲信号。同步控制部16可经由同步网络70将同步信号30提供给触发产生模块40。同步控制部16通过与连接被测试设备200的输入输出引脚分开设置的同步引脚， 将同步信号30提供给同步网络70。例如输入输出引脚可为连接有驱动及比较器的引脚。具体地说，同步控制部16对同步网络70输出同步信号30，同步网络70对触发产生模块40输出根据同步信号30而生成的触发产生同步信号32。同步网络70进一步地，可将根据基准信号产生部60生成的基准信号而产生的基准时钟36输出给测试模块10及触发产生模块40。测试模块10及触发产生模块40可与同步网络70输出的基准时钟36同步动作。
同步控制部16可将包含事件信号和时序数据的同步信号30输出给触发产生部 42。事件信号可以是按基准时钟36的周期单位，指定成为触发产生模块40产生触发信号 34的基准的基准时序的信号。时序数据可以是表示让触发信号34相对于基准时序延迟的延时量的数据。触发产生部42可在相对由事件信号指定的基准时钟36的周期仅延迟了由时序数据指定的延时量的时序内，将触发信号34提供给外部机器300。
图2示出了同步信号30中包含的事件信号及时序数据同触发产生模块40输出的触发信号34的关系的1个例子。在本图中，同步控制部16根据图案产生部12产生的测试图案中包含的信息，生成事件信号的同时，与事件信号同步生成包含延迟时间信息的时序数据。同步控制部16可与同步网络70输出的基准时钟36同步地将事件信号及时序数据输出给同步网络70。同步网络70可生成包含被输入的事件信号及时序数据的触发产生同步信号32，将所生成的触发产生同步信号32输入给触发产生部42。在图2中，在事件信号示出了 H电平时，同步控制部16输出包含表示延迟时间为 0. 5ns的信息的时序数据。同步网络70使同步控制部16输出的事件信号及时序数据仅延迟相当于基准时钟36的规定的周期数的时间，将触发产生同步信号32输出给触发产生部 42。触发产生部42若接收包含事件信号及时序数据的触发产生同步信号32，则取得写入时序数据的延迟时间信息。触发产生部42可根据所取得的延迟时间信息，在从检出事件信号的基准时钟周期的开始时序起仅延迟0. 5ns的时序内，生成触发信号34。触发产生部42可将生成的触发信号34输出给外部机器300。外部机器300可与输入的触发信号34同步地接收被测试器件200输出的信号。图3示出了包含事件信号及时序数据的测试图案的一个例子。在该图中，“#”号表示测试图案的行号。序列数据表示测试被测试器件200的测试程序数据。图案产生部12 根据由序列数据构成的测试程序，依次生成与测试项目相对应的测试图案。命令数据包含与事件信号及时序数据相对应的信息。命令数据的最高位比特可表示是否产生事件信号。例如，在最高位比特为“0”的测试图案中，可产生事件信号，在最高位比特为“1”的测试图案中，可不产生事件信号。在图3中示出的测试图案中，行号为“1” 及“10”的测试图案是产生事件信号的测试图案。命令数据的低位7比特可为表示应附加于触发信号34上的延迟时间的信息。例如，图案产生部12可将用2进制表示的、应附加于触发信号34上的延迟时间信息除以 0. Ins后得到的值，分配给命令数据的低位7比特。同步控制部16可提取图案产生部12输出的测试图案中包含的命令数据。并且， 同步控制部16可在解析了命令数据的基础上，根据命令数据中包含的表示是否产生事件信号的图表，生成事件信号。进而，同步控制部16可根据命令数据中包含的表示延迟时间的信息，生成时序数据。通过以上的构成，本实施方式涉及的测试装置100根据测试模块10输出的事件信号及时序数据，能够控制触发产生模块40输出的触发信号的时序。因此，通过预先决定事件信号及时序数据的信号形式、以及在同步网络70上的延迟时间，而即使改变测试模块10 的电路，也不会同时改变触发产生模块40的电路，因此能够让测试模块10及触发产生模块40同步。例如，信号形式可为事件信号及时序数据的输出时间、相位关系或电压电平等。也可考虑通过在将触发产生模块的功能内置于测试模块内，用单一的模块使半导体器件的测试和外部机器的测定同步的构成。但是，在这种情况下，使用应连接被测试器件的输入输出引脚将触发信号提供给外部机器。其结果是导致产生能够连接被测试器件的测试模块的输入输出引脚数减少的问题。并且，会产生在更换测试模块时必须改变与外部机器的连接布线的问题。在本实施方式涉及的测试装置100中，这些问题都不会出现。图4示出了第2实施方式涉及的测试装置100的构成。本实施方式涉及的测试装置100具有多个测试模块。在该图中测试装置100具有测试模块10、测试模块20、触发产生模块40、控制部50、基准信号产生部60及同步网络70。测试模块10、触发产生模块40、 控制部50及基准信号产生部60与在图1示出的测试装置100中的对应部分具有同等的功能。测试模块20具有图案产生部22、信号提供部24及同步控制部26，与测试模块10 发挥同等功能。同步网络70连接测试模块10、测试模块20及触发产生模块40。同步网络 70具有切换部72，所述切换部72根据设定进行切换，切换将在测试模块10或测试模块20 具有的同步控制部16或同步控制部26中的哪一个同步控制部发出的同步信号传送给触发产生模块40。同步控制部16将同步信号30输出给切换部72。并且，同步控制部26将同步信号 31输出给切换部72。切换部72可根据控制部50的控制，选择被输入的同步信号30或同步信号31中的一个输出给触发产生部42。切换部72可按每个基准时钟来监控同步信号30及同步信号31的信号电平。并且，切换部72可在各个基准时钟周期内选择H电平的同步信号。进而，切换部72可将根据已选择的同步信号生成的触发产生同步信号32输出给触发产生部42。触发产生部42可在根据被输入的触发产生同步信号32产生触发信号34的基础上，输出给外部机器300。切换部72可按测试的每个类别切换同步信号的选择，也可在测试中切换同步信号的选择。测试模块10或测试模块20，在需要用被测试器件200或被测试器件210输出的信号的外部机器300来测定的测试图案中，产生事件信号。并且，触发产生部42与测试模块10或测试模块20中任何一个测试模块产生的事件信号同步地产生触发信号34。因此， 通过本实施方式涉及的测试装置100的构成，外部机器300，能够根据与被测试器件输出的信号时序相结合产生的触发信号34，取得被测试器件200或被测试器件210输入的信号波形，所述被测试器件是被测试器件200或被测试器件210中，实施与外部机器300的信号测定相伴的测试的某一个。图5，示出了第3实施方式涉及的测试装置的构成。在该图中，测试模块10在图案产生部12及信号提供部14之间具有延迟电路18。同样，测试模块20在图案产生部22及信号提供部24之间具有延迟电路28。信号提供部14及信号提供部24也可包含延迟电路 18及延迟电路28。从测试模块10或测试模块20输出同步信号30开始，到触发产生部42输出触发信号34为止，在同步网络70中产生延迟。延迟电路18可补偿从图案产生部12产生使同步信号产生的测试图案开始，到触发产生部42输出触发信号34为止的延迟。同样，延迟电路28可补偿从图案产生部22产生使同步信号产生的测试图案开始，到触发产生部42输出触发信号34为止的延时。例如，可将延迟电路18及延迟电路28补偿的时间设为与在同步网络70中产生的延迟时间为同一时间。并且，也可将延迟电路18及延迟电路28补偿的时间设为与基准时钟36的周期数相等，所述基准时钟36的周期数与在同步网络70中产生的延迟时间大致等长。图6示出了第4实施方式涉及的测试装置构成。在该图中，测试装置100具有控制部50、基准信号产生部60及同步网络70。同步网络70具有同步通信部71、同步通信部 81及同步通信部91，每个同步通信部连接多个测试模块。例如，同步通信部71可连接从测试模块701到测试模块718的测试模块，同步通信部81可连接从测试模块801到测试模块 818的测试模块。进而，同步通信部71及同步通信部81可分别连接于触发产生模块40及触发产生模块41。多个被测试器件200可分别连接于多个测试模块中的每个。触发产生模块40将触发信号34输出给外部机器300。触发产生模块40可根据与同步通信部71连接的测试模块，例如根据从测试模块701到测试模块718的测试模块输出的事件信号及时序数据输出触发信号。因此，外部机器300能与连接于从测试模块701到测试模块718的测试模块上的被测试器件200输出信号的时序同步地取得信号。同样，外部机器310能够取得连接于测试模块801到测试模块818的测试模块上的被测试器件200 输出的信号。测试装置100和被测试器件的连接方式不受图6所示的方式限定。例如，图7示出多个被测试器件200分别连接于多个不同的测试模块的情况下的测试装置的构成。图8 示出1个被测试器件200连接于多个测试模块的情况下的测试装置的构成。在图7及图8中，只连接外部机器310来作为测定被测试器件200的波形的外部机器。将外部机器310连接在所有的被测试器件200上的话，在测定多个被测试器件200 时，能够共享外部机器310。此处，要想外部机器310测定连接于测试模块701到测试模块718及测试模块801 到测试模块818的所有的被测试器件200，优选触发产生模块41与从测试模块701到测试模块718及从测试模块801到测试模块818中的任何一个输出的同步信号同步地输出触发信号。因此，要求与不同的同步通信部连接的多个不同的测试模块及触发产生模块同步动作。图9示出了具有同步动作的多个同步通信部的测试装置的构成。在该图中，测试装置100具有控制部50、基准信号产生部60、同步网络70、多个测试模块10及多个触发产生模块40。同步网络70具有级联的多个同步通信部，即同步通信部71、同步通信部81及同步通信部91。同步通信部71、同步通信部81及同步通信部91各自根据控制部50的控制，与基准信号产生部60输出的基准时钟同步动作。同步通信部71、同步通信部81及同步通信部91上分别连接有触发产生模块40及多个测试模块10。触发产生模块40上可连接外部机器300，多个测试模块10可分别连接多个被测试器件200。同步通信部71、同步通信部81及同步通信部91具有输入各自对应的测试模块10 发出的同步信号的多个模块侧输入端口 702、多个模块侧输入端口 802及多个模块侧输入端口 902。并且，同步通信部71、同步通信部81及同步通信部91具有将同步信号输入给各自对应的测试模块10及触发产生模块40的至少一方的多个模块侧输出端口 703、多个模块侧输出端口 803及多个模块侧输出端口 903。进而，同步通信部71、同步通信部81及同步通信部91具有从连接在下游的同步通信部输入同步信号的下游侧输入端口 ；将同步信号输出给连接于下游的同步通信部的下游侧输出端口 ；从连接于上游的同步通信部输入同步信号的上游侧输入端口 ；将同步信号输出给连接于上游的同步通信部的上游侧输出端口。例如，由于同步通信部71及同步通信部81各自在下游连接有同步通信部81及同步通信部91，所以可具有下游侧输入端口 704 及下游侧输入端口 804。并且，同步通信部71及同步通信部81可具有下游侧输出端口 705 及下游侧输出端口 805。由于同步通信部81及同步通信部91各自在上游连接有同步通信部71及同步通信部81，所以可具有上游侧输入端口 806及上游侧输入端口 906。并且，同步通信部81及同步通信部91可具有上游侧输出端口 807及上游侧输出端口 907。同步通信部71、同步通信部81及同步通信部91分别具有的多个模块侧输入端口的端口数可与连接在各自上的测试模块10数量相等。并且，同步通信部71、同步通信部81 及同步通信部91分别具有的多个模块侧输出端口的端口数可与连接于各自上的测试模块 10数量与触发产生模块40数量之和相等。同步通信部71具有合成部78、传送部76及输出部77。同步通信部81具有合成部88、传送部86及输出部87。同步通信部91具有合成部98、传送部96及输出部97。已输入多个模块侧输入端口 702、多个模块侧输入端口 802及多个模块侧输入端口 902的多个同步信号分别被输入合成部78、合成部88及合成部98。合成部78具有输入部73、延迟部74及合成电路部75。合成部88具有输入部83、 延迟部84及合成电路部85。合成部98具有输入部93及延迟部94。各个同步通信部内的合成部可合成从多个模块侧输入端口输入的同步信号。例如，输入部73、输入部83及输入部93各自可从输入到合成部78、合成部88及合成部98的同步信号中选择出事件信号变为H电平的同步信号，对延迟部74、延迟部84及延迟部94输出ο并且，各个合成部可合成从多个模块侧输入端口及下游侧输入端口输入的同步信号。例如，合成电路部75可合成延迟部74输出的同步信号和从下游侧输入端口 704输入的同步信号。并且合成电路部85可合成延迟部84输出的同步信号和从下游侧输入端口 804 输入的同步信号。进一步，各个合成部可将在多个测试模块上以相同时序产生的同步信号延迟设定的延迟时间后，与从下游侧输入端口输入的同步信号进行合成，设定所述延迟时间的目的在于使所述同步信号以相同时序到达最上游的同步通信部内的合成部。例如，延迟部74、延迟部84及延迟部94可将输入的同步信号仅延迟规定的时间。延迟部74及延迟部84各自可将延迟的同步信号输出给合成电路部75及合成电路部85。延迟部74、延迟部84及延迟部94可通过移位寄存器延迟输入的同步信号。在上游的同步通信部具有的延迟电路上的延迟时间，可大于在下游的同步通信部具有的延迟电路上的延迟时间。例如，延迟部74上的延迟时间可大于在延迟部84上的延迟时间，在延迟部84的延迟时间可大于在延迟部94上的延迟时间。通过如此设定延迟时间，补偿同步信号从下游的同步通信部传送到上游的同步通信部的传送延时。其结果是所有的从测试模块10输出的同步信号在同一时序到达合成电路部75。同步通信部71作为最上游通信部，具有传送部76，所述传送部76将合成电路部 75合成的同步信号传送给多个模块侧输出端口 703及下游侧输出端口 705。在作为最上游之外的同步通信部的同步通信部81及同步通信部91中，可具有传送部，所述传送部将从上游侧输入端口输入的同步信号传送给多个模块侧输出端口及下游侧输出端口。例如，传送部86可将从上游侧输入端口 806输入的同步信号向多个模块侧输出端口 803及下游侧输出端口 805传送。并且，传送部96可将从上游侧输入端口 906输入的同步信号向多个模块侧输出端口 903传送。各个同步通信部内的传送部，可将在最上位的同步通信部合成的所述同步信号延迟设定的延迟时间后，传送给多个模块侧输出端口，设定所述的延迟时间的目的是使同步信号以相同时序到达多个测试模块及触发产生模块。例如传送部76、传送部86及传送部 96可具有移位寄存器，可将从合成电路部75输入的信号延迟规定时间。在上游的同步通信部具有的传送部中的延迟时间，可大于在下游的同步通信部具有的传送部中的延迟时间。例如在传送部76中的延迟时间可大于在传送部86中的延迟时间，在传送部86中的延迟时间可大于在传送部96中的延迟时间。通过如此设定延迟时间来补偿同步通信部之间的传送延迟时间，能以大致相同的时序将触发信号输出给所有的触发产生模块。传送部76、传送部86及传送部96各自可将延迟的信号输出给输出部77、输出部 87及输出部97。输出部77、输出部87及输出部97可经由多个模块侧输出端口 703、多个模块侧输出端口 803及多个模块侧输出端口 903，将从传送部76、传送部86及传送部96输入的信号输出给多个测试模块10。通过以上的构成，同步网络70能够与分别连接在同步通信部71、同步通信部81及同步通信部91上的测试模块10中的某一个输出的同步信号同步地、将触发信号34输出给分别连接于同步通信部71、同步通信部81及同步通信部91上的触发产生模块。同步网络 70通过在延迟部74、延迟部84、延迟部94、传送部76、传送部86及传送部96上，将输入各自同步通信部的同步信号仅延迟规定时间，就能够不通过产生事件信号的测试模块10，而在与基准时钟大致相同的时序内生成触发信号。其结果是连接于测试装置100的所有的外部机器300能够测定连接于测试装置100的所有的被测试器件200的信号。从上述说明中显而易见，根据本发明的一实施方式，能够在测试被测试器件的测试装置中，与用于测试被测试器件的测试图案同步地生成对外部机器提供的触发信号。以上，用实施方式说明了本发明，但本发明的技术范围并不仅限于上述实施方式所述的范围。本领域技术人员显然知道可以在上述实施方式中加入多种变化或改良。从权利要求书的内容可以明确知道，加入了这种变化或改良的方式也可包含在本发明的技术范围。应该注意的是，关于在权利要求、说明书和在图纸中表示的装置、系统、程序，和在方法中的动作、次序、步骤，和阶段等的各处理的执行顺序，只要没有特别注明“比...先”、 “在...之前”等，或者只要不是后边的处理必须使用前面的处理的输出，就可以以任意的顺序实施。有关权利要求、说明书和图纸中的动作流程，为了说明上的方便，说明中使用了“首先”、“其次”、等字样，但即使这样也不意味着以这个程序实施是必须的条件。附图标记说明10…测试模块、12…图案产生部、14…信号提供部、16…同步控制部、18…延迟电路、20···测试模块、22···图案产生部、24···信号提供部、26···同步控制部、28···延迟电路、30、 31…同步信号、32···触发产生同步信号、34···触发信号、36···基准时钟、40、41···触发产生模块、42···触发产生部、50…控制部、60···基准信号产生部、70···同步网络、71···同步通信部、 72 · · 切换部、73···输入部、74···延迟部、75···合成电路部、76···传送部、77 · · 输出部、78··· 合成部、81···同步通信部、83···输入部、84···延迟部、85 · · 合成电路部、86···传送部、87··· 输出部、88···合成部、91···同步通信部、93···输入部、94…延迟部、96···传送部、97···输出部、 98…合成部、100 · · 测试装置、200、210…被测试器件、300、310…外部机器、701…测试模块、702…模块侧输入端口、703…模块侧输出端口、704…下游侧输入端口、705…下游侧输出端口、718、801…测试模块、802…模块侧输入端口、803…模块侧输出端口、804…下游侧输入端口、805…下游侧输出端口、806…上游侧输入端口、807…上游侧输出端口、818…测试模块、902…模块侧输入端口、903…模块侧输出端口、906…上游侧输入端口、907…上游侧输出端口
权利要求
1.一种测试装置，是测试被测试器件的测试装置，其特征在于，包括 图案产生部，其产生用于测试所述被测试器件的测试图案；信号提供部，其将与所述测试图案相对应的测试信号提供给所述被测试器件； 触发产生部，其将触发信号提供给连接于所述被测试器件的外部的机器； 同步控制部，其根据所述图案产生部已产生的测试图案的至少一部分，将指示产生所述触发信号的同步信号输出给所述触发产生部。
2.根据权利要求1所述的测试装置，其特征在于，还包括连接测试模块和触发产生模块的同步网络，所述测试模块具有所述图案产生部、所述信号提供部及所述同步控制部，所述触发产生模块具有所述触发产生部；所述同步控制部经由所述同步网络将所述同步信号提供给所述触发产生模块。
3.根据权利要求2所述的测试装置，其特征在于所述同步控制部将所述同步信号输出给所述触发产生部，所述同步信号包含事件信号和时序数据，所述事件信号以该测试装置的基准时钟的周期单位来指定成为产生所述触发信号的基准的基准时序，所述时序数据表示让所述触发信号相对所述基准时序延迟的延时量；所述触发产生部，在相对于由所述事件信号指定的所述基准时钟的周期延迟了由所述时序数据指定的延时量的时序中，将所述触发信号提供给所述外部的机器。
4.根据权利要求2所述的测试装置，其特征在于 其包括多个所述测试模块；所述同步网络，根据设定来切换将来自所述多个测试模块的所述同步控制部中的哪一个所述同步控制部的所述同步信号传送给所述触发产生模块。
5.根据权利要求4所述的测试装置，其特征在于 所述同步网络具有级联的多个同步通信部； 所述多个同步通信部中的每个同步通信部包含多个模块侧输入端口，其输入来自各自对应的所述测试模块的所述同步信号； 多个模块侧输出端口，其将所述同步信号输出给各自对应的所述测试模块及所述触发产生模块中的至少一方；下游侧输入端口，其从连接于下游的所述同步通信部输入所述同步信号； 下游侧输出端口，其将所述同步信号输出给连接于下游的所述同步通信部； 上游侧输入端口，其从自连接于上游的所述同步通信部输入所述同步信号； 上游侧输出端口，其将所述同步信号输出给连接于上游的所述同步通信部； 合成部，其合成从所述多个模块侧输入端口及所述下游侧输入端口输入的所述同步信号；传送部，在最上游的所述同步通信部中，将由所述合成部合成的所述同步信号传送给所述多个模块侧输出端口及所述下游侧输出端口，在最上游之外的所述同步通信部中，将从所述上游侧输入端口输入的所述同步信号传送给所述多个模块侧输出端口及所述下游侧输出端口。
6.根据权利要求5所述的测试装置，其特征在于各个所述同步通信部内的所述合成部，合成从所述多个模块侧输入端口输入的所述同步信号，将在所述多个测试模块中以相同时序产生的所述同步信号延迟所设定的延迟时间后，与从所述下游侧输入端口输入的所述同步信号进行合成，设定所述延迟时间的目的是使所述同步信号以相同时序到达最上游的所述同步通信部内的所述合成部，各个所述同步通信部内的所述传送部，使在最上位的所述同步通信部中合成的所述同步信号，延迟为了使其以相同时序到达所述多个测试模块及触发产生模块所设定的延迟时间，并传送给所述多个模块侧输出端口。
7.根据权利要求1所述的测试装置，其特征在于所述信号提供部具有延迟电路，所述延迟电路使所述测试信号的产生延迟，补偿从所述图案产生部产生用于使所述同步信号产生的测试图案开始到所述触发产生部输出所述触发信号为止的延时。
8.— 种测试方法，是测试被测试器件的测试方法，其特征在于所述方法包括 图案产生步骤，其产生用于测试所述被测试器件的测试图案；信号提供步骤，其将与所述测试图案相对应的测试信号提供给所述被测试器件； 同步控制步骤，其根据在所述图案产生步骤中产生的测试图案的至少一部分，输出指示产生触发信号的同步信号；触发产生步骤，其根据在所述同步控制步骤中输出的用于指示产生所述触发信号的所述同步信号，将所述触发信号提供给连接于所述被测试器件的外部的机器。
全文摘要
在测试器件的测试装置上安装图案产生部，其产生用于测试被测试器件的测试图案；信号提供部，其将与测试图案相对应的测试信号提供给被测试器件；触发产生部，其将触发信号提供给连接于被测试器件的外部的机器；同步控制部，其根据图案产生部产生的测试图案中的至少一部分，将指示产生触发信号的同步信号输出给触发产生部；所述测试装置上产生与测试图案同步的触发信号。
文档编号G01R31/3183GK102308226SQ20108000652
公开日2012年1月4日 申请日期2010年2月2日 优先权日2009年2月5日
发明者岩本敏, 松浦俊雄, 泷泽茂树, 谷塚浩一 申请人:爱德万测试株式会社