专利名称：具有多个侦测单元的检测芯片的制作方法
技术领域：
本发明是关于一种具有多个侦测单元的检测芯片设计，尤指一种以芯片作为各式具有高密度测试接点的待测物进行检测的检测介面设计。
背景技术：
一般对于内电路的检测方式，多是利用机械式的结构组成进行检测，其是以细微的探针10末端接设讯号导线20(如图5所示)，并依照待测物的接点位置而对应架构成一弹簧针盘座10A，使讯号导线20配线通过排线301，导接至IC开关电路30，再由传输线401串接至数逻辑电路板40上，再使逻辑电路板40与电脑设备50导接(如图6所示)，若此，当运用二相对应的针盘座10A夹测待测物时，即可通过电脑设备50的程式控制，以讯号导线20传送侦测讯号至二针盘座10A上特定的探针10，藉此以达检测内电路的作用。
利用上述采用探针10作为触控接点的检测平台(诸如专用针盘及万用针盘)，因各侦测点彼此间的间隔距离，受限于探针10的尺寸影响而很难予以精密化，故对于具有高密度电路结构的PCB、LCD、半导体或其它具有电路的待测物而言，乃不足以对应检测。又，以探针10组成的检测平台于制作时，必须以人工作业的方式，将探针10一一植入检测台座，且每一探针10尾端的讯号导线20必须逐一引拉导出，藉由排线301依序地接驳于IC开关电路30，再与逻辑电路板40串接，如此的逐一接连配线，实显费工、费时而极不符经济效益。
此外，该种采用探针10作为触控接点的检测平台，因其探针10与电脑设备50间的讯号传递通路，是以众多元件而架构组成，如讯号导线20、排线301、IC开关电路30及逻辑电路板40等，当讯号通过此一传递通路而进行传送时，其乃会有杂讯产生及讯号衰弱等不良的现象，严重者乃有误判的可能。

发明内容
本发明的主要目的，乃在于提供一种具有多个侦测单元的检测芯片设计，主要是于一芯片内封装有解码器电路及电路开关，并使其导线得以高密度排设的方式布设于芯片表面，使导线顶端形成导电接点，如此，即可通过多个以导电接点、解码器电路及电路开关所构成的侦测单元布设成一检测接触面，使芯片可泛与具有高密度测试接点的待测物进行电路检测。
本发明的次要目的，乃在于提供一种具有多个侦测单元的检测芯片设计，该解码器电路是采编、解码的分析方式通过软件编程进行测试核心回路互联，使检测芯片得以少数位址线来控制检测接触面上各导电接点的讯号传递。
本发明的一种具有多个侦测单元的检测芯片，主要是令芯片内含括有多个导电接点，以及布线于各导电接点间的集成电路所构成，其中导电接点，其是采高密度的排设方式选定封装于芯片的基板上，令其顶端的导电层与芯片表面平齐，而底端是与集成电路形成连通导接状；集成电路，其是由解码器电路及电路开关所构成，该解码器电路采编、解码的分析方式，通过软体编程进行测试核心回路的互联，使其与电路开关彼此作用控制讯号与导电接点传递联通；如此构成，即可通过多个以导电接点、解码器电路及电路开关构成一侦测单元，使芯片得以多个侦测单元而架构成一高密度的检测接触面，令芯片可泛与各式具有测试接点的待测物进行电路检测。
所述的具有多个侦测单元的检测芯片是选定排列布设于检测平台而构组为一检测面盘。
因本发明采用芯片封装的方式，将传统探针、讯号导线及IC开关电路等物件，以一封装芯片来架构取代，因而，原本对于检测讯号衰减、杂讯控制、组装精度等问题，均可一并改善，同时亦大幅提高检测值的精准度。


图1所示为本发明中芯片的平面放大示意图。
图2所示为本发明的外观立体示意图。
图3所示为本发明中以芯片模块构成检测面盘的阵列布设示意图。
图4所示为本发明的检测设备配置图。
图5所示为习见以探针实施检测的局部结构剖面示意图。
图6所示为习见检测设备的配置图。
主要图号说明10探针10A弹簧针盘座20讯号导线30IC开关电路301排线40逻辑电路板50电脑设备1芯片11基板1A检测面盘2导电接点3集成电路31解码器电路32电路开关4电脑设备具体实施方式
为使审查员了解本发明的目的、特征及功效，现由下述具体的实施例，并配合附图，对本发明做一详细说明，说明如后如图1及图2所示，本发明具有多个侦测单元的检测芯片设计，主要是令芯片1内含括有多个导电接点2，以及布线于各导电接点2间的集成电路3所构成，其中导电接点2，其是采高密度的排设方式而选定封装于芯片1的基板11上，令其顶端的导电层与芯片1表面平齐，而底端是与集成电路3形成连通导接状；集成电路3，其是由解码器电路31及电路开关32所构成，该解码器电路31采编、解码的分析方式，通过软体编程进行测试核心回路的互联，使其与电路开关32彼此作用控制讯号与导电接点2传递联通；如此构成，即可通过多个以导电接点2、解码器电路31及电路开关32构成一侦测单元，使芯片1得以多个侦测单元而架构成一高密度的检测接触面，乃令芯片1可泛与具有高密度测试接点的待测物进行电路检测。
其中，该芯片导电接点的解码器电路为现有的成熟技术，基本即由N个位址线达成2**N个点的控制。
本发明的应用技术，乃是令芯片1以多个侦测单元架构成一具有超高密度测试接点的检测接触面，使检测接触面的导电接点2密度大于所有被测物的电路接点密度，令被测物与芯片1相触接检测内电路时，被测物上的任一电路接点皆有与其对应触接的若干导电接点2，且该解码器电路31具有利用少数位址线经由编、解码的分析方式，来控制检测接触面上各导电接点的讯号传递，藉此以令本发明可适用于各式高密度电路结构的PCB、LCD、半导体或其它待测物进行内电路检测。
再者，藉由将多个芯片1以选定排列的方式，或阵列排设的方式布设于一检测平台后，乃可令芯片1架构成一大型的检测面盘1A(如图3所示)，使其可广泛地与各种规格的被测物适配应用。
如图4所示，本发明于实际检测应用时，是取两检测面盘1A以具有导电接点2的检测接触面呈相互对应的方式架设，令各检测面盘1A的芯片1得配线导接至一电脑设备4，使受测物夹置于两检测面盘1A后，该受测物的任一电路接点皆可受一个或一个以上的导电接点2对应触接，以令电脑设备4可完全地针对每一电路接点进行讯号导通而逐一检测。
本芯片初期主要应用于电路基板的检测，欲达此功能必须以多个芯片组合成测试系统，并通过外部软件编程控制，以达成所需功能(请见图4所示)。
此外，因本发明采用芯片封装的方式，将传统探针10、讯号导线20及IC开关电路30等物件，均以一封装芯片来架构取代，是以，原本对于检测讯号衰减、杂讯控制、组装精度等问题，均可一并改善，同时亦大幅提高检测值的精准度。
综上所述，本发明的具有多个侦测单元的检测芯片的设计，提供了该检测导电接点超高密度的布设，及以芯片制作导电接点的方法运用，据此依法申请发明专利。
权利要求
1.一种具有多个侦测单元的检测芯片，其特征在于主要是令芯片内含括有多个导电接点，以及布线于各导电接点间的集成电路所构成，其中导电接点，其是采高密度的排设方式选定封装于芯片的基板上，令其顶端的导电层与芯片表面平齐，而底端是与集成电路形成连通导接状；集成电路，其是由解码器电路及电路开关所构成，该解码器电路采编、解码的分析方式，通过软体编程进行测试核心回路的互联，使其与电路开关彼此作用控制讯号与导电接点传递联通；如此构成，即可通过多个以导电接点、解码器电路及电路开关构成一侦测单元，使芯片得以多个侦测单元而架构成一高密度的检测接触面，令芯片可泛与各式具有测试接点的待测物进行电路检测。
2.如权利要求1所述的具有多个侦测单元的检测芯片，其特征在于该芯片是选定排列布设于检测平台而构组为一检测面盘。
全文摘要
本发明的具有多个侦测单元的检测芯片设计，主要是令芯片内含括有多个导电接点，以及布线于各导电接点间的集成电路所构成，该集成电路内含解码器电路及电路开关，令每一导电接点得搭配一解码器电路及一电路开关而共构形成一侦测单元，如此，检测芯片即得以集成电路将各侦测单元串构组成一检测接触面，且利用少数位址线通过解码器电路以编、解码的分析方式，来控制检测接触面上各侦测单元与待测物测试接点间的讯号传递，而达到进行电路检测的动作。
文档编号G01R31/28GK1702469SQ200410038360
公开日2005年11月30日 申请日期2004年5月24日 优先权日2004年5月24日
发明者张铭元 申请人:名威科技实业有限公司