专利名称：线缆障碍测试仪的制作方法
技术领域：
本实用新型提供一种线缆障碍测试仪，属于电缆线路检测仪器技术领域。
背景技术：
现有的线路故障测试仪分辩率基本在1米，采样频率在100Mhz，而且需要高速的A/D转换器、高速存储器，测试次数少易受线路干扰的影响，且成本高体积大，故在测试精度和成本上有待于进一步提高。
实用新型内容本实用新型的目的是提供一种能克服上述缺陷、精度高、成本低、体积小的线缆障碍测试仪。其技术方案为包括CPU、液晶显示器U4、键盘U5、时序发生电路U3和电缆接口U6，其特征在于增设两个采样保持器U1～2，其采样保持控制引脚7对应经信号线S2～3接时序发生电路U3的控制端，其输入端分别接时序发生电路U3的脉冲发射端和经电缆接口U6接待测线缆，其输出端接CPU的A/D信号输入端，CPU的外部中断引脚、指令输出端分别经信号线S1、S5对应接时序发生电路U3的输入端和控制端。
所述的线缆障碍测试仪，采样保持器U1～2的1脚为正电源端，5脚为负电源端，3脚为接地端，采样保持器U2的输出端8脚接采样保持器U1的输入端2脚，采样保持器U1的输出端8脚接CPU的A/D信号输入端。
其工作原理为时序发生电路U3的脉冲发射端接待测线缆，同时接采样保持器U2的2输入脚，采样保持器U2的输出脚8接采样保持器U1的输入脚2，采样保持器U1的输出脚8接CPU的A/D信号输入脚，时序发生电路U3的信号线S1接CPU的外部中断引脚，时序发生电路U3的信号线S2接采样保持器U1的采样保持控制引脚7，时序发生电路U3的信号线S3接采样保持器U1的采样保持控制引脚7。
用户通过操作键盘将测试的指令输入CPU，CPU在收到测试指令后，通过信号线S5启动信号时序发生电路U3工作发生时序，时序发生电路U3在收到启动信号后即开始启动时序产生发射脉冲通过信号线S4加到要测试的线缆上，在线缆的障碍点上产生反射脉冲，这一信号即输入采样保持器U1的输入端2，同时时序发生电路U3在脉冲发生电路发射后延时k纳秒(k为整数)产生一低电平信号，使采样保持器U1～2将发射脉冲后k纳秒时的信号保持住，在采样保持器U1保持住发射脉冲后k纳秒时的信号的同时，采样保持器U2的采样保持信号处于采样状态使保持住的信号完全的输入到采样保持器U2的输出端，这样采样保持器U2的输出即为在脉冲发射后k纳秒出的信号，时序发生电路U3重复这样的操作m次(m为整数)，即将从脉冲发射到发射后k纳秒之间的信号段扩展。在重复发射m次后，依然重复上边的操作，只是产生的采样保持信号是在发射后的2k纳秒，然后依次是3k纳秒、4k纳秒、5k纳秒……tk纳秒(t为1-255的自然数)，这样即将整个脉冲信号扩展，时序发生电路U3在发射脉冲的同时，还产生一个采样要求信号S5到CPU，CPU在接到采样要求信号后即启动A/D模数转换器对展宽后的信号数字化处理，并显示到液晶显示器U4上。本测试仪采用了现场可编程和硬件波形展宽处理技术，是一种精度高、成本低、体积小的性价比较高的测试仪器。


图1是本实用新型实施例的线路图。
具体实施方式
液晶显示器U4和键盘U5经数据总线接CPU的P0口，CPU的外部中断引脚、指令输出端分别经信号线S1、S5对应接时序发生电路U3的输入端和控制端，时序发生电路U3的脉冲发射端分别接采样保持器U2的输入端2脚和经电缆接口U6接待测线缆，其控制端对应经信号线S2～3接采样保持器U1～2的采样保持控制引脚7，采样保持器U1～2的1脚为正电源端，5脚为负电源端，3脚为接地端，采样保持器U2的输出端8脚接采样保持器U1的输入端2脚，采样保持器U1的输出端8脚接CPU的A/D信号输入端。
权利要求1.一种线缆障碍测试仪，包括CPU、液晶显示器U4、键盘U5、时序发生电路U3和电缆接口U6，其特征在于增设两个采样保持器U1～2，其采样保持控制引脚7对应经信号线S2～3接时序发生电路U3的控制端，其输入端分别接时序发生电路U3的脉冲发射端和经电缆接口U6接待测线缆，其输出端接CPU的A/D信号输入端，CPU的外部中断引脚、指令输出端分别经信号线S1、S5对应接时序发生电路U3的输入端和控制端。
2.如权利要求1所述的线缆障碍测试仪，其特征在于采样保持器U1～2的1脚为正电源端，5脚为负电源端，3脚为接地端，采样保持器U2的输出端8脚接采样保持器U1的输入端2脚，采样保持器U1的输出端8脚接CPU的A/D信号输入端。
专利摘要本实用新型提供一种线缆障碍测试仪，包括CPU、液晶显示器U
文档编号G01R31/08GK2611915SQ0321625
公开日2004年4月14日 申请日期2003年4月5日 优先权日2003年4月5日
发明者刘在平, 李全用, 赵砚青, 高兴福 申请人:山东信通电器有限公司