专利名称：一种陀螺供电电源的制作方法
技术领域：
本发明属于惯性导航技术领域，尤其是涉及ー种陀螺供电电源。
背景技术：
陀螺供电电源包括陀螺激磁电源和陀螺马达电源两部分，现有技术中，常规的陀螺激磁电源和陀螺三相马达电源大多以分离元件或单功能电路模块为主，存在着体积大、实现功能単一、外围结构复杂、可靠性低、安装使用不便、调试复杂等缺陷和不足，在ー些要求小型化的惯性导航测量系统中并不适用。

发明内容

本发明所要解决的技术问题在于针对上述现有技术中的不足，提供ー种陀螺供电电源，其集成度高，体积小，重量轻，自身功耗低，输出频率可调，输出波形失真度小，工作可靠性高，输出带载能力强，实用性强，推广应用范围广。为解决上述技术问题，本发明采用的技术方案是一种陀螺供电电源，其特征在干包括集成在同一微电路模块上的陀螺三相马达电源电路和陀螺激磁电源电路，所述陀螺三相马达电源电路由信号发生器电路和用于将信号发生器电路输出的方波信号转换为三相马达信号的分频移相控制电路，以及用于对分频移相控制电路输出的三相马达信号进行放大的A相功率放大电路、B相功率放大电路和C相功率放大电路构成，所述A相功率放大电路、B相功率放大电路和C相功率放大电路均与所述分频移相控制电路的输出端相接；所述陀螺激磁电源电路由所述信号发生器电路、用于对所述信号发生器电路输出的激磁信号进行幅度调整的波幅控制电路、用于从波幅控制电路输出的信号中提取出所需频率信号的选频滤波电路和用于对波幅控制电路输出的信号进行放大的激磁电源功率放大电路构成，所述波幅控制电路、选频滤波电路和激磁电源功率放大电路依次相接；所述分频移相控制电路和波幅控制电路均与所述信号发生器电路的输出端相接。上述的一种陀螺供电电源，其特征在干所述信号发生器电路由晶体振荡器Y1、ニ进制计数分频器U1、电阻Rl、以及电容Cl、C2、C4和C5构成，所述晶体振荡器Yl的一端与所述ニ进制计数分频器Ul的引脚CIN相接，所述晶体振荡器Yl的另一端与所述ニ进制计数分频器Ul的引脚^UT相接，所述电阻Rl并联在晶体振荡器Yl的两端之间，所述电容Cl的一端与所述晶体振荡器Yl的一端相接，所述电容C2的一端与所述晶体振荡器Yl的另一端相接，所述电容Cl的另一端和所述电容C2的另一端均接地，所述ニ进制计数分频器Ul的引脚VCC与电源VCC相接且通过并联的电容C4和电容C5接地，所述ニ进制计数分频器Ul的引脚Q4、Q5、Q6、Q7、Q8、Q9、Q10、Q12、Q13和Q 14中的一个引脚为所述ニ进制计数分频器Ul的激磁信号输出端，所述ニ进制计数分频器Ul的引脚Q4、Q5、Q6、Q7、Q8、Q9、Q10、Q12、Q13和Q14中的一至四个引脚为所述ニ进制计数分频器Ul的分频输出端。上述的一种陀螺供电电源，其特征在于所述ニ进制计数分频器Ul的引脚Q8为所述ニ进制计数分频器Ul的激磁信号输出端，所述ニ进制计数分频器Ul的引脚Q8、QlO和Q12为所述ニ进制计数分频器Ul的分频输出端。上述的一种陀螺供电电源，其特征在于所述分频移相控制电路由四输入与门U2A、四输入与门U2B、四D触发器U3、电阻R2和电容C3构成，所述四输入与门U2A的其中两个输入端连接到一起并与所述ニ进制计数分频器Ul的引脚Q8相接，所述四输入与门U2A的另外两个输入端分别与所述ニ进制计数分频器Ul的引脚QlO和引脚Q12相接，所述四输入与门U2A的输出端与所述四D触发器U3的引脚CLK相接，所述四D触发器U3的引脚VCC和电阻R2的一端均与电源VCC相接，所述电阻R2的另一端与电容C3的一端和四输入与门U2B的四个输入端均相接，所述四输入与门U2B的输出端与所述四D触发器U3的引脚CLR相接，所述四D触发器U3的引脚GND和电容C3的另一端均接地，所述四D触发器U3的引脚Dl与引脚运相接，所述四D触发器U3的引脚D2与引脚Ql相接且为所述分频移相控制 电路的A相输出端，所述四D触发器U3的引脚D3与引脚Q2相接，所述四D触发器U3的引脚石5为所述分频移相控制电路的B相输出端，所述四D触发器U3的引脚Q3为所述分频移相控制电路的C相输出端。上述的一种陀螺供电电源，其特征在于所述A相功率放大电路由功率驱动芯片U4, NMOS 晶体管 Ql 和 Q2，ニ极管 Dl、D2 和 D3,电阻 R3、R4、R5、R6、R7、R8、R9 和 R10,以及_WC6、C7、C8、C9、C10、C11、C12和C13构成；所述功率驱动芯片U4的引脚HIN通过串联的电阻R4和R3与所述分频移相控制电路的A相输出端相接，所述功率驱动芯片U4的引脚HIN通过电容C6接地，所述功率驱动芯片U4的引脚LIN通过电阻R5与电阻R4和电阻R3的连接端相接，所述功率驱动芯片U4的引脚LIN通过电容C7接地，所述功率驱动芯片U4的引脚COM接地，所述功率驱动芯片U4的引脚VCC和ニ极管Dl的正极均与电源VCC相接，所述ニ极管Dl的负极通过电阻R6与功率驱动芯片U4的引脚VB相接，所述功率驱动芯片U4的引脚VB通过并联的电容C8和C9与功率驱动芯片U4的引脚VS相接，所述功率驱动芯片U4的引脚HO通过电阻R7与NMOS晶体管Ql的栅极相接，所述ニ极管D2的负极和电阻R8的一端均与所述NMOS晶体管Ql的栅极相接，所述NMOS晶体管Ql的漏极与电源VCC相接且通过并联的电容ClO和Cll接地，所述NMOS晶体管Ql的源极、NMOS晶体管Q2的漏极、ニ极管D2的正极和电阻R8的另一端均与功率驱动芯片U4的引脚VS相接且为所述A相功率放大电路的输出端A-0UT，所述功率驱动芯片U4的引脚LO通过电阻R9与NMOS晶体管Q2的栅极相接，所述ニ极管D3的负极和电阻RlO的一端均与所述NMOS晶体管Ql的栅极相接，所述NMOS晶体管Q2的源极、ニ极管D3的正极和电阻RlO的另一端均与电源VEE相接且通过并联的电容C12和C13接地。上述的一种陀螺供电电源，其特征在于所述B相功率放大电路由功率驱动芯片U5, NMOS 晶体管 Q3 和 Q4，ニ极管 D4、D5 和 D6，电阻 R23、R24、R25、R26、R27、R28、R29 和R30,以及电容C21、C22、C23、C24、C25、C26、C27和C28构成；所述功率驱动芯片U5的引脚HIN通过串联的电阻R24和R23与所述分频移相控制电路的B相输出端相接，所述功率驱动芯片U5的引脚HIN通过电容C21接地，所述功率驱动芯片U5的引脚LIN通过电阻R25与电阻R24和电阻R23的连接端相接，所述功率驱动芯片U5的引脚LIN通过电容C22接地，所述功率驱动芯片U5的引脚COM接地，所述功率驱动芯片U5的引脚VCC和ニ极管D4的正极均与电源VCC相接，所述ニ极管D4的负极通过电阻R26与功率驱动芯片U5的引脚VB相接，所述功率驱动芯片U5的引脚VB通过并联的电容C23和C24与功率驱动芯片U5的引脚VS相接，所述功率驱动芯片U5的引脚HO通过电阻R27与NMOS晶体管Q3的栅极相接，所述ニ极管D5的负极和电阻R28的一端均与所述NMOS晶体管Q3的栅极相接，所述NMOS晶体管Q3的漏极与电源VCC相接且通过并联的电容C25和C26接地，所述NMOS晶体管Q3的源极、NMOS晶体管Q4的漏极、ニ极管D5的正极和电阻R28的另一端均与功率驱动芯片U5的引脚VS相接且为所述B相功率放大电路的输出端B-0UT，所述功率驱动芯片U5的引脚LO通过电阻R29与NMOS晶体管Q4的栅极相接，所述ニ极管D6的负极和电阻R30的一端均与所述NMOS晶体管Q3的栅极相接，所述NMOS晶体管Q4的源极、ニ极管D6的正极和电阻R30的另一端均与电源VEE相接且通过并联的电容C27和C28接地。上述的一种陀螺供电电源，其特 征在于所述C相功率放大电路由功率驱动芯片U6, NMOS 晶体管 Q5 和 Q6, ニ极管 D7、D8 和 D9，电阻 R33、R34、R35、R36、R37、R38、R39 和R40,以及电容C31、C32、C33、C34、C35、C36、C37和C38构成；所述功率驱动芯片U6的引脚HIN通过串联的电阻R34和R33与所述分频移相控制电路的C相输出端相接，所述功率驱动芯片U6的引脚HIN通过电容C31接地，所述功率驱动芯片U6的引脚LIN通过电阻R35与电阻R34和电阻R33的连接端相接，所述功率驱动芯片U6的引脚LIN通过电容C32接地，所述功率驱动芯片U6的引脚COM接地，所述功率驱动芯片U6的引脚VCC和ニ极管D7的正极均与电源VCC相接，所述ニ极管D7的负极通过电阻R36与功率驱动芯片U6的引脚VB相接，所述功率驱动芯片U6的引脚VB通过并联的电容C33和C34与功率驱动芯片U6的引脚VS相接，所述功率驱动芯片U6的引脚HO通过电阻R37与NMOS晶体管Q5的栅极相接，所述ニ极管D8的负极和电阻R38的一端均与所述NMOS晶体管Q5的栅极相接，所述NMOS晶体管Q5的漏极与电源VCC相接且通过并联的电容C35和C36接地，所述NMOS晶体管Q5的源极、NMOS晶体管Q6的漏极、ニ极管D8的正极和电阻R38的另一端均与功率驱动芯片U6的引脚VS相接且为所述C相功率放大电路的输出端C-0UT，所述功率驱动芯片U6的引脚LO通过电阻R39与NMOS晶体管Q6的栅极相接，所述ニ极管D9的负极和电阻R40的一端均与所述NMOS晶体管Q5的栅极相接，所述NMOS晶体管Q6的源极、ニ极管D9的正极和电阻R40的另一端均与电源VEE相接且通过并联的电容C37和C38接地。上述的一种陀螺供电电源，其特征在于所述波幅控制电路由电位器Wl构成，所述电位器Wl的滑动端与ー个固定端相接且与所述ニ进制计数分频器Ul的引脚Q8相接，所述电位器Wl的另ー个固定端为所述波幅控制电路的输出端。上述的一种陀螺供电电源，其特征在于所述选频滤波电路由电阻Rll以及级联的ー级选频滤波电路和ニ级选频滤波电路构成，所述ー级选频滤波电路由集成运算放大器U7，电阻R12、R13、R14和R15，以及电容C14和C15构成，所述ニ级选频滤波电路由集成运算放大器U8，电阻R16、R17、R18和R19，以及电容C16和C17构成，所述电阻Rll的一端和电阻R12的一端均与所述波幅控制电路的输出端相接，所述电阻Rll的另一端接地，所述电阻R12的另一端通过电阻R13与集成运算放大器U7的正向输入端相接，且通过电容C15与集成运算放大器U7的输出端相接，所述集成运算放大器U7的正向输入端通过电容C14接地，所述集成运算放大器U7的反向输入端通过电阻R14接地，且通过电阻R15与集成运算放大器U7的输出端相接，所述电阻R16的一端与所述集成运算放大器U7的输出端相接，所述电阻R16的另一端通过电阻R17与集成运算放大器U8的正向输入端相接，且通过电容C17与集成运算放大器U8的输出端相接，所述集成运算放大器U8的正向输入端通过电容C16接地，所述集成运算放大器U8的反向输入端通过电阻R18接地，且通过电阻R19与集成运算放大器U8的输出端相接，所述集成运算放大器U8的输出端为所述选频滤波电路的输出端。上述的一种陀螺供电电源，其特征在于所述激磁电源功率放大电路由集成运算放大器U9、电阻R20和R21以及电容C18和C19构成，所述集成运算放大器U9的反向输入端与所述选频滤波电路的输出端相接，且通过并联的电阻R21和电容C19与集成运算放大器U9的输出端相接，所述集成运算放大器U9的正向输入端通过并联的电阻R20电容C18接地，所述集成运算放大器U9的输出端为所述激磁电源功率放大电路的输出端OUT。本发明与现有技术相比具有以下优点I、本发明采用了模块化和集成化的设计，将陀螺三相马达电源电路和陀螺激磁电源电路集成在了同一微电路模块上，外围电路简单，集成度高，体积小，重量轻，尤其特别适用于小型化惯性导航测量系统。 2、本发明通过选择合适的晶体振荡器Yl和分频输出端，可以输出不同频率的陀螺激磁电源信号和陀螺马达电源信号，满足不同频率的陀螺激磁电源和陀螺马达电源使用要求，适用范围广，调制使用方便，陀螺激磁电源的频率能够在4kHz 20kHz范围内调整，陀螺马达电源的频率能够在200Hz 500Hz范围内调整。3、本发明陀螺激磁电源和陀螺马达电源之间的相互干扰小，输出波形失真度小，
工作可靠性高。4、本发明输出信号频率稳定性和幅值稳定性好，自身功耗低,输出带载能力强,能够在-55°C 125°C的温度条件下使用，环境适用范围广。5、本发明的实用性强，推广应用范围广，可广泛适用于航空、航天、船舶导航、石油测井及武器装备等惯性导航和測量系统。综上所述，本发明集成度高，体积小，重量轻，自身功耗低，输出频率可调，输出波形失真度小，工作可靠性高，输出带载能力强，实用性强，推广应用范围广，解决了现有技术中的陀螺供电电源所存在的体积大、重量重、功能単一、外围结构复杂、可靠性低、安装使用不便、调试复杂等缺陷和不足。下面通过附图和实施例，对本发明的技术方案做进ー步的详细描述。


图I为本发明的电路原理框图。图2为本发明信号发生器电路的电路原理图。图3为本发明分频移相控制电路的电路原理图。图4为本发明A相功率放大电路的电路原理图。图5为本发明B相功率放大电路的电路原理图。图6为本发明C相功率放大电路的电路原理图。图7为本发明波幅控制电路、选频滤波电路和激磁电源功率放大电路的电路原理图。附图标记说明I一信号发生器电路；2-1—分频移相控制电路； 2-2-A相功率放大电路；2-3-B相功率放大电路；
2-4 — C相功率放大电路；3-1—波幅控制电路；3-2一选频滤波电路；3_3—激磁电源功率放大电路。
具体实施例方式如图I所示，本发明包括集成在同一微电路模块上的陀螺三相马达电源电路和陀螺激磁电源电路，所述陀螺三相马达电源电路由信号发生器电路I和用于将信号发生器电路I输出的方波信号转换为三相马达 信号的分频移相控制电路2-1，以及用于对分频移相控制电路2-1输出的三相马达信号进行放大的A相功率放大电路2-2、B相功率放大电路
2-3和C相功率放大电路2-4构成，所述A相功率放大电路2-2、B相功率放大电路2_3和C相功率放大电路2-4均与所述分频移相控制电路2-1的输出端相接；所述陀螺激磁电源电路由所述信号发生器电路I、用于对所述信号发生器电路I输出的激磁信号进行幅度调整的波幅控制电路3-1、用于从波幅控制电路3-1输出的信号中提取出所需频率信号的选频滤波电路3-2和用于对波幅控制电路3-1输出的信号进行放大的激磁电源功率放大电路
3-3构成，所述波幅控制电路3-1、选频滤波电路3-2和激磁电源功率放大电路3-3依次相接；所述分频移相控制电路2-1和波幅控制电路3-1均与所述信号发生器电路I的输出端相接。结合图2，本实施例中，所述信号发生器电路I由晶体振荡器Y1、ニ进制计数分频器U1、电阻R1、以及电容Cl、C2、C4和C5构成，所述晶体振荡器Yl的一端与所述ニ进制计数分频器Ul的引脚CIN相接，所述晶体振荡器Yl的另一端与所述ニ进制计数分频器Ul的引脚^相接，所述电阻Rl并联在晶体振荡器Yl的两端之间，所述电容Cl的一端与所述晶体振荡器Yl的一端相接，所述电容C2的一端与所述晶体振荡器Yl的另一端相接，所述电容Cl的另一端和所述电容C2的另一端均接地，所述ニ进制计数分频器Ul的引脚VCC与电源VCC相接且通过并联的电容C4和电容C5接地，所述ニ进制计数分频器Ul的引脚Q4、Q5、Q6、Q7、Q8、Q9、Q10、Q12、Q13和Q14中的一个引脚为所述ニ进制计数分频器Ul的激磁信号输出端，所述ニ进制计数分频器Ul的引脚Q4、Q5、Q6、Q7、Q8、Q9、Q10、Q12、Q13和Q14中的一至四个引脚为所述ニ进制计数分频器Ul的分频输出端。本实施例中，所述晶体振荡器Yl采用3. 2768MHz晶振，所述ニ进制计数分频器Ul采用芯片CD4060，所述ニ进制计数分频器Ul的引脚Q8为所述ニ进制计数分频器Ul的激磁信号输出端，所述ニ进制计数分频器Ul的引脚Q8、Q10和Q12为所述ニ进制计数分频器Ul的分频输出端。所述信号发生器电路I同时作为陀螺三相马达电源电路和陀螺激磁电源电路的公共信号源。具体使用时，通过选择合适的晶体振荡器Yl和分频输出端，可以得到不同频率的输出信号。结合图3，本实施例中，所述分频移相控制电路2-1由四输入与门U2A、四输入与门U2B、四D触发器U3、电阻R2和电容C3构成，所述四输入与门U2A的其中两个输入端连接到一起并与所述ニ进制计数分频器Ul的引脚Q8相接，所述四输入与门U2A的另外两个输入端分别与所述ニ进制计数分频器Ul的引脚QlO和引脚Q12相接，所述四输入与门U2A的输出端与所述四D触发器U3的引脚CLK相接，所述四D触发器U3的引脚VCC和电阻R2的一端均与电源VCC相接，所述电阻R2的另一端与电容C3的一端和四输入与门U2B的四个输入端均相接，所述四输入与门U2B的输出端与所述四D触发器U3的引脚CLR相接，所述四D触发器U3的引脚GND和电容C3的另一端均接地，所述四D触发器U3的引脚Dl与引脚相接，所述四D触发器U3的引脚D2与引脚Ql相接且为所述分频移相控制电路2-1的A相输出端，所述四D触发器U3的引脚D3与引脚Q2相接，所述四D触发器U3的引脚运カ所述分频移相控制电路2-1的B相输出端，所述四D触发器U3的引脚Q3为所述分频移相控制电路2-1的C相输出端。其中，电阻R2和电容C3构成了所述分频移相控制电路2-1的启动电路，所述分频移相控制电路2-1的A相输出端、B相输出端和C相输出端输出相位差为120°的三相方波信号。具体实施时，所述四D触发器U3采用高速互补输出的低功耗4D触发器MM54HC175。结合图4，本实施例中，所述A相功率放大电路2-2由功率驱动芯片U4，NM0S晶体管 Ql 和 Q2，ニ极管 D1、D2 和 D3,电阻 R3、R4、R5、R6、R7、R8、R9 和 R10,以及电容 C6、C7、C8、C9、CIO、Cll、C12和C13构成；所述功率驱动芯片U4的引脚HIN通过串联的电阻R4和R3 与所述分频移相控制电路2-1的A相输出端相接，所述功率驱动芯片U4的引脚HIN通过电容C6接地，所述功率驱动芯片U4的引脚LIN通过电阻R5与电阻R4和电阻R3的连接端相接，所述功率驱动芯片U4的引脚LIN通过电容C7接地，所述功率驱动芯片U4的引脚COM接地，所述功率驱动芯片U4的引脚VCC和ニ极管Dl的正极均与电源VCC相接，所述ニ极管Dl的负极通过电阻R6与功率驱动芯片U4的引脚VB相接，所述功率驱动芯片U4的引脚VB通过并联的电容C8和C9与功率驱动芯片U4的引脚VS相接，所述功率驱动芯片U4的引脚HO通过电阻R7与NMOS晶体管Ql的栅极相接，所述ニ极管D2的负极和电阻R8的一端均与所述NMOS晶体管Ql的栅极相接，所述NMOS晶体管Ql的漏极与电源VCC相接且通过并联的电容ClO和Cll接地，所述NMOS晶体管Ql的源极、NMOS晶体管Q2的漏极、ニ极管D2的正极和电阻R8的另一端均与功率驱动芯片U4的引脚VS相接且为所述A相功率放大电路2-2的输出端A-0UT，所述功率驱动芯片U4的引脚LO通过电阻R9与NMOS晶体管Q2的栅极相接，所述ニ极管D3的负极和电阻RlO的一端均与所述NMOS晶体管Ql的栅极相接，所述NMOS晶体管Q2的源极、ニ极管D3的正极和电阻RlO的另一端均与电源VEE相接且通过并联的电容C12和C13接地。其中，电阻R3、R4、R5、R7和R9均起限流作用，电容C6和C7均起滤波作用，ニ极管D2和电阻R8对所述NMOS晶体管Ql起保护作用，ニ极管D3和电阻RlO对所述NMOS晶体管Q2起保护作用。结合图5，本实施例中，所述B相功率放大电路2-3由功率驱动芯片U5，NM0S晶体管 Q3 和 Q4, ニ极管 D4、D5 和 D6，电阻 R23、R24、R25、R26、R27、R28、R29 和 R30,以及电容C21、C22、C23、C24、C25、C26、C27和C28构成；所述功率驱动芯片U5的引脚HIN通过串联的电阻R24和R23与所述分频移相控制电路2-1的B相输出端相接，所述功率驱动芯片U5的引脚HIN通过电容C21接地，所述功率驱动芯片U5的引脚LIN通过电阻R25与电阻R24和电阻R23的连接端相接，所述功率驱动芯片U5的引脚LIN通过电容C22接地，所述功率驱动芯片U5的引脚COM接地，所述功率驱动芯片U5的引脚VCC和ニ极管D4的正极均与电源VCC相接，所述ニ极管D4的负极通过电阻R26与功率驱动芯片U5的引脚VB相接，所述功率驱动芯片U5的引脚VB通过并联的电容C23和C24与功率驱动芯片U5的引脚VS相接，所述功率驱动芯片U5的引脚HO通过电阻R27与NMOS晶体管Q3的栅极相接，所述ニ极管D5的负极和电阻R28的一端均与所述NMOS晶体管Q3的栅极相接，所述NMOS晶体管Q3的漏极与电源VCC相接且通过并联的电容C25和C26接地，所述NMOS晶体管Q3的源极、NMOS晶体管Q4的漏极、ニ极管D5的正极和电阻R28的另一端均与功率驱动芯片U5的引脚VS相接且为所述B相功率放大电路2-3的输出端B-0UT，所述功率驱动芯片U5的引脚LO通过电阻R29与NMOS晶体管Q4的栅极相接，所述ニ极管D6的负极和电阻R30的一端均与所述NMOS晶体管Q3的栅极相接，所述NMOS晶体管Q4的源极、ニ极管D6的正极和电阻R30的另一端均与电源VEE相接且通过并联的电容C27和C28接地。其中，电阻R23、R24、R25、R27和R29均起限流作用，电容C21和C22均起滤波作用，ニ极管D5和电阻R28对所述NMOS晶体管Q3起保护作用，ニ极管D6和电阻R30对所述NMOS晶体管Q4起保护作用。结合图6，本实施例中，所述C相功率放大电路2-4由功率驱动芯片U6，NM0S晶体管 Q5 和 Q6, ニ极管 D7、D8 和 D9，电阻 R33、R34、R35、R36、R37、R38、R39 和 R40,以及电容C31、C32、C33、C34、C35、C36、C37和C38构成；所述功率驱动芯片U6的引脚HIN通过串联的电阻R34和R33与所述分频移相控制电路2-1的C 相输出端相接，所述功率驱动芯片U6的引脚HIN通过电容C31接地，所述功率驱动芯片U6的引脚LIN通过电阻R35与电阻R34和电阻R33的连接端相接，所述功率驱动芯片U6的引脚LIN通过电容C32接地，所述功率驱动芯片U6的引脚COM接地，所述功率驱动芯片U6的引脚VCC和ニ极管D7的正极均与电源VCC相接，所述ニ极管D7的负极通过电阻R36与功率驱动芯片U6的引脚VB相接，所述功率驱动芯片U6的引脚VB通过并联的电容C33和C34与功率驱动芯片U6的引脚VS相接，所述功率驱动芯片U6的引脚HO通过电阻R37与NMOS晶体管Q5的栅极相接，所述ニ极管D8的负极和电阻R38的一端均与所述NMOS晶体管Q5的栅极相接，所述NMOS晶体管Q5的漏极与电源VCC相接且通过并联的电容C35和C36接地，所述NMOS晶体管Q5的源极、NMOS晶体管Q6的漏极、ニ极管D8的正极和电阻R38的另一端均与功率驱动芯片U6的引脚VS相接且为所述C相功率放大电路2-4的输出端C-0UT，所述功率驱动芯片U6的引脚LO通过电阻R39与NMOS晶体管Q6的栅极相接，所述ニ极管D9的负极和电阻R40的一端均与所述NMOS晶体管Q5的栅极相接，所述NMOS晶体管Q6的源极、ニ极管D9的正极和电阻R40的另一端均与电源VEE相接且通过并联的电容C37和C38接地。其中，电阻R33、R34、R35、R37和R39均起限流作用，电容C31和C32均起滤波作用，ニ极管D8和电阻R38对所述NMOS晶体管Q5起保护作用，ニ极管D9和电阻R40对所述NMOS晶体管Q6起保护作用。本实施例中，采用NMOS晶体管构成各相功率放大电路，NMOS晶体管导通电阻小，且容易制造，形成的陀螺三相马达电源电路输出功率大。具体实施时，所述功率驱动芯片U4、U5和U6均采用抗噪能力强、驱动电压范围宽、适用表面贴装的、高速功率MOS驱动芯片IRS21834。结合图7，本实施例中，所述波幅控制电路3-1由电位器Wl构成，所述电位器Wl的滑动端与ー个固定端相接且与所述ニ进制计数分频器Ul的引脚Q8相接，所述电位器Wl的另ー个固定端为所述波幅控制电路3-1的输出端。结合图7，本实施例中，所述选频滤波电路3-2由电阻Rll以及级联的ー级选频滤波电路和ニ级选频滤波电路构成，所述ー级选频滤波电路由集成运算放大器U7，电阻R12、R13、R14和R15，以及电容C14和C15构成，所述ニ级选频滤波电路由集成运算放大器U8，电阻R16、R17、R18和R19，以及电容C16和C17构成，所述电阻Rll的一端和电阻R12的一端均与所述波幅控制电路3-1的输出端相接，所述电阻Rll的另一端接地，所述电阻R12的另一端通过电阻R13与集成运算放大器U7的正向输入端相接，且通过电容C15与集成运算放大器U7的输出端相接，所述集成运算放大器U7的正向输入端通过电容C14接地，所述集成运算放大器U7的反向输入端通过电阻R14接地，且通过电阻R15与集成运算放大器U7的输出端相接，所述电阻R16的一端与所述集成运算放大器U7的输出端相接，所述电阻R16的另一端通过电阻R17与集成运算放大器U8的正向输入端相接，且通过电容C17与集成运算放大器U8的输出端相接，所述集成运算放大器U8的正向输入端通过电容C16接地，所述集成运算放大器U8的反向输入端通过电阻R18接地，且通过电阻R19与集成运算放大器U8的输出端相接，所述集成运算放大器U8的输出端为所述选频滤波电路3-2的输出端。结合图7，本实施例中，所述激磁电源功率 放大电路3-3由集成功率放大电路U9、电阻R20和R21以及电容C18和C19构成，所述集成功率放大电路U9的反向输入端与所述选频滤波电路3-2的输出端相接，且通过并联的电阻R21和电容C19与集成运算放大器U9的输出端相接，所述集成功率放大电路U9的正向输入端通过并联的电阻R20电容C18接地，所述集成功率放大电路U9的输出端为所述激磁电源功率放大电路3-3的输出端OUT。本实施例中，所述集成运算放大器U7和U8均采用低噪声高精度运算放大器芯片0P27，其输入转换速率高，输入失调电压温漂小，并且适用于表面贴装，有助于减小电源体积。所述集成功率放大电路U9采用驱动能力强的运算放大器芯片0PA2541。具体实施时，采用厚膜混合集成、多层布线成膜エ艺和高密度组装技术将陀螺三相马达电源电路和陀螺激磁电源电路集成在同一微电路模块上，基板采用96%的AL2O3陶瓷基板，其导热系数好，強度高，平面化布线采取了有效的隔离措施，形成高精度、高集成、小体积、高可靠的微电源电路模块，体积只有38mmX22mmX8mm,工作温度可以满足_55°C 125°C的严酷条件。通过选择合适的晶体振荡器Yl和分频输出端，可以输出不同频率的陀螺激磁电源信号和陀螺马达电源信号，满足不同频率的陀螺激磁电源和陀螺马达电源使用要求，适用范围广，调制使用方便，陀螺激磁电源的频率能够在4kHz 20kHz范围内调整，陀螺马达电源的频率能够在200Hz 500Hz范围内调整。以上所述，仅是本发明的较佳实施例，并非对本发明作任何限制，凡是根据本发明技术实质对以上实施例所作的任何简单修改、变更以及等效结构变化，均仍属于本发明技术方案的保护范围内。
权利要求
1.一种陀螺供电电源，其特征在于包括集成在同一微电路模块上的陀螺三相马达电源电路和陀螺激磁电源电路，所述陀螺三相马达电源电路由信号发生器电路(I)和用于将信号发生器电路(I)输出的方波信号转换为三相马达信号的分频移相控制电路(2-1)，以及用于对分频移相控制电路(2-1)输出的三相马达信号进行放大的A相功率放大电路(2-2)、B相功率放大电路(2-3)和C相功率放大电路(2-4)构成，所述A相功率放大电路(2-2)、B相功率放大电路(2-3)和C相功率放大电路(2-4)均与所述分频移相控制电路(2-1)的输出端相接；所述陀螺激磁电源电路由所述信号发生器电路(I)、用于对所述信号发生器电路(I)输出的激磁信号进行幅度调整的波幅控制电路(3-1)、用于从波幅控制电路(3-1)输出的信号中提取出所需频率信号的选频滤波电路(3-2)和用于对波幅控制电路(3-1)输出的信号进行放大的激磁电源功率放大电路(3-3)构成，所述波幅控制电路(3-1)、选频滤波电路(3-2)和激磁电源功率放大电路(3-3)依次相接；所述分频移相控制电路(2-1)和波幅控制电路(3-1)均与所述信号发生器电路(I)的输出端相接。
2.按照权利要求I所述的一种陀螺供电电源，其特征在于所述信号发生器电路(I)由晶体振荡器Yl、二进制计数分频器U1、电阻R1、以及电容C1、C2、C4和C5构成，所述晶体振荡器Yl的一端与所述二进制计数分频器Ul的引脚CIN相接，所述晶体振荡器Yl的另一端与所述二进制计数分频器Ui的引脚δ 相接，所述电阻Ri并联在晶体振荡器Yi的两端之间，所述电容Cl的一端与所述晶体振荡器Yl的一端相接，所述电容C2的一端与所述晶体振荡器Yl的另一端相接，所述电容Cl的另一端和所述电容C2的另一端均接地，所述二进制计数分频器Ul的引脚VCC与电源VCC相接且通过并联的电容C4和电容C5接地，所述二进制计数分频器Ul的引脚Q4、Q5、Q6、Q7、Q8、Q9、Q10、Q12、Q13和Q14中的一个引脚为所述二进制计数分频器Ul的激磁信号输出端，所述二进制计数分频器Ul的引脚Q4、Q5、Q6、Q7、Q8、Q9、Q10、Q12、Q13和Q14中的一至四个引脚为所述二进制计数分频器Ul的分频输出端。
3.按照权利要求2所述的一种陀螺供电电源，其特征在于所述二进制计数分频器Ul的引脚Q8为所述二进制计数分频器Ul的激磁信号输出端，所述二进制计数分频器Ul的引脚Q8、QlO和Q12为所述二进制计数分频器Ul的分频输出端。
4.按照权利要求3所述的一种陀螺供电电源，其特征在于所述分频移相控制电路(2-1)由四输入与门U2A、四输入与门U2B、四D触发器U3、电阻R2和电容C3构成，所述四输入与门U2A的其中两个输入端连接到一起并与所述二进制计数分频器Ul的引脚Q8相接，所述四输入与门U2A的另外两个输入端分别与所述二进制计数分频器Ul的引脚QlO和引脚Q12相接，所述四输入与门U2A的输出端与所述四D触发器U3的引脚CLK相接，所述四D触发器U3的引脚VCC和电阻R2的一端均与电源VCC相接，所述电阻R2的另一端与电容C3的一端和四输入与门U2B的四个输入端均相接，所述四输入与门U2B的输出端与所述四D触发器U3的引脚CLR相接，所述四D触发器U3的引脚GND和电容C3的另一端均接地，所述四D触发器U3的引脚Dl与引脚运相接，所述四D触发器U3的引脚D2与引脚Ql相接且为所述分频移相控制电路(2-1)的A相输出端，所述四D触发器U3的引脚D3与引脚Q2相接，所述四D触发器U3的引脚运为所述分频移相控制电路(2-1)的B相输出端，所述四D触发器U3的引脚Q3为所述分频移相控制电路(2-1)的C相输出端。
5.按照权利要求4所述的一种陀螺供电电源，其特征在于所述A相功率放大电路(2-2)由功率驱动芯片U4, NMOS晶体管Ql和Q2, 二极管Dl、D2和D3,电阻R3、R4、R5、R6、R7、R8、R9和R10,以及电容C6、C7、C8、C9、C10、C11、C12和C13构成；所述功率驱动芯片U4的引脚HIN通过串联的电阻R4和R3与所述分频移相控制电路(2-1)的A相输出端相接，所述功率驱动芯片U4的引脚HIN通过电容C6接地，所述功率驱动芯片U4的引脚LIN通过电阻R5与电阻R4和电阻R3的连接端相接，所述功率驱动芯片U4的引脚LIN通过电容C7接地，所述功率驱动芯片U4的引脚COM接地，所述功率驱动芯片U4的引脚VCC和二极管Dl的正极均与电源VCC相接，所述二极管Dl的负极通过电阻R6与功率驱动芯片U4的引脚VB相接，所述功率驱动芯片U4的引脚VB通过并联的电容C8和C9与功率驱动芯片U4的引脚VS相接，所述功率驱动芯片U4的引脚HO通过电阻R7与NMOS晶体管Ql的栅极相接，所述二极管D2的负极和电阻R8的一端均与所述NMOS晶体管Ql的栅极相接，所述NMOS晶体管Ql的漏极与电源VCC相接且通过并联的电容ClO和Cl I接地，所述NMOS晶体管Ql的源极、NMOS晶体管Q2的漏极、二极管D2的正极和电阻R8的另一端均与功率驱动芯片U4的引脚VS相接且为所述A相功率放大电路(2-2)的输出端A-0UT，所述功率驱动芯片U4的引脚LO通过电阻R9与NMOS晶体管Q2的栅极相接，所述二极管D3的负极和电阻RlO的一端均与所述NMOS晶体管Ql的栅极相接，所述NMOS晶体管Q2的源极、二极管D3的正极和电阻RlO的另一端均与电源VEE相接且通过并联的电容C12和C13接地。
6.按照权利要求4所述的一种陀螺供电电源，其特征在于所述B相功率放大电路(2-3)由功率驱动芯片U5，NMOS晶体管Q3和Q4，二极管D4、D5和D6，电阻R23、R24、R25、R26、R27、R28、R29 和 R30,以及电容 C21、C22、C23、C24、C25、C26、C27 和 C28 构成；所述功率驱动芯片U5的引脚HIN通过串联的电阻R24和R23与所述分频移相控制电路(2_1)的B相输出端相接，所述功率驱动芯片U5的引脚HIN通过电容C21接地，所述功率驱动芯片U5的引脚LIN通过电阻R25与电阻R24和电阻R23的连接端相接，所述功率驱动芯片U5的引脚LIN通过电容C22接地，所述功率驱动芯片U5的引脚COM接地，所述功率驱动芯片U5的引脚VCC和二极管D4的正极均与电源VCC相接，所述二极管D4的负极通过电阻R26与功率驱动芯片U5的引脚VB相接，所述功率驱动芯片U5的引脚VB通过并联的电容C23和C24与功率驱动芯片U5的引脚VS相接，所述功率驱动芯片U5的引脚HO通过电阻R27与NMOS晶体管Q3的栅极相接，所述二极管D5的负极和电阻R28的一端均与所述NMOS晶体管Q3的栅极相接，所述NMOS晶体管Q3的漏极与电源VCC相接且通过并联的电容C25和C26接地，所述NMOS晶体管Q3的源极、NMOS晶体管Q4的漏极、二极管D5的正极和电阻R28的另一端均与功率驱动芯片U5的引脚VS相接且为所述B相功率放大电路(2-3)的输出端B-0UT，所述功率驱动芯片U5的引脚LO通过电阻R29与NMOS晶体管Q4的栅极相接，所述二极管D6的负极和电阻R30的一端均与所述NMOS晶体管Q3的栅极相接，所述NMOS晶体管Q4的源极、二极管D6的正极和电阻R30的另一端均与电源VEE相接且通过并联的电容C27和C28接地。
7.按照权利要求4所述的一种陀螺供电电源，其特征在于所述C相功率放大电路(2-4)由功率驱动芯片U6, NMOS晶体管Q5和Q6，二极管D7、D8和D9,电阻R33、R34、R35、R36、R37、R38、R39 和 R40,以及电容 C31、C32、C33、C34、C35、C36、C37 和 C38 构成；所述功率驱动芯片U6的引脚HIN通过串联的电阻R34和R33与所述分频移相控制电路(2_1)的C相输出端相接，所述功率驱动芯片U6的引脚HIN通过电容C31接地，所述功率驱动芯片U6的引脚LIN通过电阻R35与电阻R34和电阻R33的连接端相接，所述功率驱动芯片U6的引脚LIN通过电容C32接地，所述功率驱动芯片U6的引脚COM接地，所述功率驱动芯片U6的引脚VCC和二极管D7的正极均与电源VCC相接，所述二极管D7的负极通过电阻R36与功率驱动芯片U6的引脚VB相接，所述功率驱动芯片U6的引脚VB通过并联的电容C33和C34与功率驱动芯片U6的引脚VS相接，所述功率驱动芯片U6的引脚HO通过电阻R37与NMOS晶体管Q5的栅极相接，所述二极管D8的负极和电阻R38的一端均与所述NMOS晶体管Q5的栅极相接，所述NMOS晶体管Q5的漏极与电源VCC相接且通过并联的电容C35和C36接地，所述NMOS晶体管Q5的源极、NMOS晶体管Q6的漏极、二极管D8的正极和电阻R38的另一端均与功率驱动芯片U6的引脚VS相接且为所述C相功率放大电路(2-4)的输出端C-0UT，所述功率驱动芯片U6的引脚LO通过电阻R39与NMOS晶体管Q6的栅极相接，所述二极管D9的负极和电阻R40的一端均与所述NMOS晶体管Q5的栅极相接，所述NMOS晶体管Q6的源极、二极管D9的正极和电阻R40的另一端均与电源VEE相接且通过并联的电容C37和C38接地。
8.按照权利要求3所述的一种陀螺供电电源，其特征在于所述波幅控制电路(3-1)由电位器Wl构成，所述电位器Wl的滑动端与一个固定端相接且与所述二进制计数分频器Ul的引脚Q8相接，所述电位器Wl的另一个固定端为所述波幅控制电路(3-1)的输出端。
9.按照权利要求1、2或3所述的一种陀螺供电电源，其特征在于所述选频滤波电路(3-2)由电阻Rll以及级联的一级选频滤波电路和二级选频滤波电路构成，所述一级选频滤波电路由集成运算放大器U7，电阻R12、R13、R14和R15，以及电容C14和C15构成，所述二级选频滤波电路由集成运算放大器U8，电阻R16、R17、R18和R19，以及电容C16和C17构成，所述电阻Rll的一端和电阻R12的一端均与所述波幅控制电路(3-1)的输出端相接，所述电阻Rll的另一端接地，所述电阻R12的另一端通过电阻R13与集成运算放大器U7的正向输入端相接，且通过电容C15与集成运算放大器U7的输出端相接，所述集成运算放大器U7的正向输入端通过电容C14接地，所述集成运算放大器U7的反向输入端通过电阻R14接地，且通过电阻R15与集成运算放大器U7的输出端相接，所述电阻R16的一端与所述集成运算放大器U7的输出端相接，所述电阻R16的另一端通过电阻R17与集成运算放大器U8的正向输入端相接，且通过电容C17与集成运算放大器U8的输出端相接，所述集成运算放大器U8的正向输入端通过电容C16接地，所述集成运算放大器U8的反向输入端通过电阻R18接地，且通过电阻R19与集成运算放大器U8的输出端相接，所述集成运算放大器U8的输出端为所述选频滤波电路(3-2)的输出端。
10.按照权利要求1、2或3所述的一种陀螺供电电源，其特征在于所述激磁电源功率放大电路(3-3)由集成运算放大器U9、电阻R20和R21以及电容C18和C19构成，所述集成运算放大器U9的反向输入端与所述选频滤波电路(3-2)的输出端相接，且通过并联的电阻R21和电容C19与集成运算放大器U9的输出端相接，所述集成运算放大器U9的正向输入端通过并联的电阻R20电容C18接地，所述集成运算放大器U9的输出端为所述激磁电源功率放大电路(3-3)的输出端OUT。
全文摘要
本发明公开了一种陀螺供电电源，包括集成在同一微电路模块上的陀螺三相马达电源电路和陀螺激磁电源电路，陀螺三相马达电源电路由信号发生器电路和分频移相控制电路，以及A相功率放大电路、B相功率放大电路和C相功率放大电路构成，A相功率放大电路、B相功率放大电路和C相功率放大电路均与分频移相控制电路的输出端相接；陀螺激磁电源电路由所述信号发生器电路、以及依次相接的波幅控制电路、选频滤波电路和激磁电源功率放大电路构成；分频移相控制电路和波幅控制电路均与信号发生器电路的输出端相接。本发明集成度高，体积小，重量轻，功耗低，输出频率可调，输出波形失真度小，工作可靠性高，输出带载能力强，实用性强，推广应用范围广。
文档编号G01C19/00GK102820871SQ20121027693
公开日2012年12月12日 申请日期2012年8月4日 优先权日2012年8月4日
发明者郭宏基, 王小雄, 张海丹 申请人:西安博航电子有限公司