专利名称：盖革模式apd被动淬火与恢复集成电路的设计方法
技术领域：
本发明涉及集成电路设计技术，具体指一种"盖革"模式雪崩光电二极管(Avalanche Photon Diode-APD)被动淬火与恢复集成电路的设计方法，它用作对"盖革"模式APD器件集成电路级被动淬火与恢复电路的设计。
背景技术：
雪崩光电二极管(APD)是一种能够实现极微弱光探测的主要探测器。在"盖革"工作模式下，由于器件的雪崩增益很高，单个光子入射即可能引起雪崩脉冲输出，因而"盖革"模式工作的雪崩光电二极管可以实现单光子探测。所谓"盖革"模式，即APD被偏置在高于其雪崩电压的工作点，一旦有光子或热激发产生的载流子到达触发雪崩，就在电路中产生电流。电流脉冲的上升沿标志着光子的到达时间。 单元"盖革"模式APD探测器通常采用外围淬灭电路实现器件"盲时"和"恢复时间"的控制。与单元器件不同的，多元列阵探测器则需要用集成式淬灭电路进行控制，从而使探测器能够实现更大的规模和更高的集成度，因此，高性能的淬灭与恢复集成电路成为APD列阵探测器研制的重要组成部分。然而，"盖革"模式APD探测器的工作方式与普通光电二极管有很大不同，对其外围淬火与恢复集成电路的设计需要采用新的方法。"盖革"模式APD探测器的工作机理是，探测器p-n结两端施加高于其雪崩电压Vbreak的偏压，在该偏压下，单个电荷载体注入耗尽层即可引发一个自持的雪崩，电流迅速上升到毫安量级的稳定值。如果最初的电荷载体是光产生的，那么雪崩电流的上升沿表示探测到的光信号的到达时间，精确度可达到皮秒量级。当探测器两瑞偏压降低到低于Vb，k时或雪崩电流降低到足够小(通常为lOOuA)时，通过雪崩区域的载流子非常少，由于电流是随时间变化的不均匀分布，总会有某一时刻发生没有载流子通过强电场区碰撞电离的情况，此时雪崩淬灭。雪崩淬灭后为了探测下一个入射光子，探测器偏压必须恢复到高于Vbreak的状态。因此，对"盖革"模式APD外围淬火与快速恢复集成电路精确的设计需要合适的设计方法。
文献中已报道的"盖革"模式APD被动淬火与恢复集成电路设计方法较为粗略、并不完善，其设计过程如下 首先在EDA (Electronic Design Automation电子设计自动化)设计平台中利用一个简单的电路模拟工作在"盖革"模式的APD器件(如图1所示其中直流电压源Vtoeak表示APD器件的雪崩电压，电阻Rd表示APD器件的导通电阻，电压控制开关T模拟光子探测及雪崩淬灭过程，电容Cp、Cd表示电路的分布电容和APD的结电容)；其次，在以上电路外围搭建被动淬火与恢复集成电路(如图2所示，其中P。为PM0S管，做大电阻使用，原理与图3相同)，与第一步中的电路模型相连，关闭开关T再迅速打开以模拟光子入射激发雪崩和雪崩淬灭，根据仿真波形调整电路中各个M0S管参数；最终利用标准CMOS工艺设计版图并在半导体代工厂流片制作。
以上设计方法有以下不足 1)未考虑"盖革"工作模式APD器件的非线性区域I-V特性，这将会使电路中APD
3偏压高于饱和电压时仿真电流大于实际电流，对M0S管的设计参数造成影响，最终使流片制造出的电路功能不佳，甚至无法使用。如图4(a)为该设计方法下电路的I-V特性曲线，对比图4(b)中实测"盖革"模式APD器件的I-V特性，发现实测"盖革"模式APD器件是有饱和电流和饱和电压的，当器件两端电压达到饱和电压后，电压继续增加雪崩电流值不再增大，显然这种设计方法忽略了这点。 2)不同于实际APD器件导通电阻是随器件两端电压变化的动态值，该设计方法设置APD导通电阻为一固定值(图1中Rd)造成在投片生产之前无法准确调整集成电路中各参数使电路性能达到最优化。 3)未进行雪崩淬灭条件判断，即打开开关T完成雪崩的淬灭，这将使电路设计中需要被精确调整的M0S管参数失去微调的意义。如前所述，"盖革"模式APD器件雪崩淬火的条件是APD器件两端电压低于其雪崩电压或雪崩电流降到足够小(约lOOuA)使某一时刻APD器件中高电场区域内没有载流子通过，才能发生雪崩淬灭。如图l所示，该设计方法中没有反馈回路控制电压控制开关，开关T的关闭时间表示"光子入射"时间，T的打开时间表示雪崩电流的淬灭时间，但T的打开为人为设置，并不能准确反映雪崩的淬灭时间，因此无法根据其仿真结果对集成电路中各个MOS管参数做精确调整，这将很可能导致最终生产的电路没有功能，且必将导致电路性能达不到最优化。

发明内容
本发明的目的是提供一种"盖革"模式APD被动淬火与恢复集成电路的设计方法，
解决现有设计方法中存在的技术不足。
本发明的设计方法步骤如下 1)针对某具体型号"盖革"工作模式APD器件，在实验室搭建最基本的大电阻被动淬火电路，电路结构如图3所示。测试该器件的雪崩电压、饱和电压、雪崩饱和电流、电压恢复时间4项基本参数。 2)根据测试结果画出该器件的I-V特性图，根据图形抽象出电压电流关系数学表达式。 3)根据第2步中提炼出的数学表达式在EDA设计平台中建立表征器件I_V特性的
非线性模块，这就避免了现有设计方法不能全面考虑器件整体的非线性i-v特性的缺点。同时，非线性的i-v特性又正确反映了器件的动态导通电阻，克服了现有设计方法中导通
电阻是固定值的缺点。在此基础上添加器件的结电容、电路分布电容、压控开关。 4)建立一个电流控制开关，监测电路中的电流，当电流足够小(达到淬灭条件)
时，断开电路完成淬火，这就避免了现有设计方法无法准确判断雪崩淬灭时间并及时断开
电路的缺点。 5)在以上4步建立好的模拟APD器件特性的电路外围搭建第1步中用到的测试电路，关闭压控开关，得到电路电流-电压特性以及电路中电流淬火和电压恢复的波形，对比第1步测试结果中的淬火时间和恢复时间调整第3步中建立的结电容和分布电容的值。最终使第5步中得到的电流淬火时间、APD两端电压恢复时间与第1步中的测试结果吻合。
6)用"盖革"工作模式APD被动淬火与恢复集成电路取代第5步建立的外围测试电路。如图2，其中PM0S管P。做大电阻使用，它的电阻必须足够大才能淬灭雪崩电流。因PM0S在阈值电压附近的导通电阻和宽长比成反比，设置做大电阻使用的PMOS管P。的宽长 比为工艺允许的最小宽长比，使P。可达到最大导通电阻，保证其足够淬灭雪崩电流。但P。 导通电阻越大，APD器件淬火后两端电压恢复时间越长(即器件"盲时"越长)，器件同一时 间内可探测光子数目越少。需要在第7步调节P。管的宽长比，使电路在能达到淬火功能的 情况下APD两端电压恢复时间尽可能的短。其它MOS管做开关管使用，只需设置最小宽长 比使其开关速度最快即可。 7)利用脉冲电压源输出窄脉冲电压，关闭电压控制开关T，以控制雪崩发生时间。 控制P。的栅极电压在阈值电压附近，观察电路中的电流值变化，雪崩触发后电路中的电流 值会在几个皮秒之内从O上升到lOmA，并开始指数降低，当电流指数降低到100uA时，第4 步中建立的电流控制开关会自动打开，电流淬灭，表明电路功能正常；逐渐增加P。管的宽 度，继续观察电流变化，如电流最终可以淬灭(即电路关断，雪崩淬灭)则继续增大P。管 的宽度，直到P。管的宽度达到某一值时，电流指数降低到110uA并维持不变(因只有降到 lOOuA以下才能淬灭雪崩)，表明此时电路已不能对本APD器件淬火。设置P。管的宽度为 倒数第2次尝试的值。此时的P。管既能淬灭该APD器件的雪崩电流，又能使该APD器件两 端电压雪崩后恢复时间最短。 8)取第7步中得到的最优化电路，采用标准CM0S工艺绘制版图并送代工厂流片制
作。即得到该型号"盖革"工作模式APD器件在所用标准CMOS工艺下性能最优化的被动淬
火与恢复集成电路。 本发明的优点在于 1.本设计方法能够精确考虑实际工作在"盖革"模式下的APD器件的非线性I-V 特性，避免了现有设计方法中电路内APD偏压高于饱和电压时仿真电流大于实际电流，对 MOS管的设计参数调整造成影响，最终导致生产出的被动淬火与恢复集成电路性能不佳，甚 至无法使用。大大提高了设计的成功概率。 2.本设计方法能够完全表征"盖革"模式APD器件在导通情况下的动态电阻，使设 计过程更精确，最终使被动淬火与恢复集成电路的性能得到提高。 3.本设计方法能够精确判断集成电路达到淬火条件的时间，并关断电路，避免了 现有设计方法不能精确判断电路淬火时间的缺点，从而大大提高了"盖革"模式APD被动淬 火与恢复集成电路的设计精度。


图1为现有设计方法中用于表征"盖革"工作模式APD器件特性的电路原理图，其 中直流电压源Vbreak表示APD器件的雪崩电压，电阻Rd表示APD器件的导通电阻，电压控制 开关T模拟光子探测及雪崩淬灭过程，电容Cp、 Cd表示电路的寄生电容和APD的结电容。
图2为"盖革"模式APD被动淬火与恢复集成电路原理图，其中PMOS管P。做大电 阻，其栅压V1可调(调节栅压可调节其导通电阻)，VSS为负电压，VDD为5V偏压，等待状 态下APD两端总偏压为VDD-VSS，最终输出信号在没有雪崩发生时维持5V高电平；发生雪 崩后输出信号迅速降低到OV低电平；雪崩淬灭APD器件两端电压恢复工作电压后输出信号 恢复5V高电平。 图3为盖革模式APD被动淬火工作原理图，其中VA为电路总电压，其值大于APD器件雪崩电压Vbreak 是用于淬火的大电阻，其值为220K欧，Rs为读出信号小电阻，为50欧； h为小电阻RS上电压恢复时间，也即为APD淬火后的两端电压再恢复到工作电压的时间。
图4(a)为现有设计模式下等效电路所反应的APD的I_V特性曲线(b)为实测工 作在"盖革"模式下APD的I-V特性曲线。 图5为本设计方法中表征"盖革"模式APD特性的电路结构图。 图6为本例中"盖革"模式APD器件雪崩后两端电压变化曲线，从曲线图中可看出
lus时器件发生雪崩，3us时APD两端电压完全恢复，即电压恢复时间为2us。
具体实施例方式
以采用0. 5um标准CMOS工艺，为一个雪崩电压为20V，饱和电压为24. 5V，饱和雪 崩电流为10mA、结电容为lpf的"盖革"模式APD器件设计被动淬火与恢复集成电路为例， 具体设计方案如下 1)首先在实验室中搭建如图3所示的大电阻被动淬火电路(其中VA为电路总电 压，其值大于APD器件雪崩电压Vb，k ;I^是用于淬火的大电阻，其值为220K欧，Rs为读出信 号小电阻，为50欧)，逐渐调高电源VA的值，观察采集Rs上电压变化的示波器的输出，当示 波器的输出从无到有时刻的VA值即为APD器件的雪崩电压值(这时为20V)，继续升高VA，记 录不同的VA时对应的电路中的雪崩电流值。当VA由20V开始继续升高时，雪崩电流持续增 大，直到当VA达到24. 5V时雪崩电流达到10mA，继续增大VA，雪崩电流最大值保持10mA。观 察示波器中APD两端电压变化曲线(如图6)可以看出器件雪崩后电压的恢复时间为2us。 最终测得该型号APD的雪崩电压为20V，饱和电压为24. 5V，饱和雪崩电流为10mA，使用该淬 火电路电压恢复时间为2us。 2)跟据测试结果画出该器件的I-V特性图(如图5)，根据图形抽象出电压电流关
系数学表达式。
min[Fl(Vd)， Isat]
(Vspad>Vbreak)
Ispad (Vd )=






射 Fl (Vd)
0
(Vspad<=Vbreak)
Isat承(Vspad-Vbreak)/(Vsat-Vbreak)
(2)
Ispad为任意时刻APD雪崩电》
,右
Vspad为任意时刻APD两端电压； Isat为APD饱和雪崩电流(针对本例器件为10mA); Vsat为APD饱和电压(针对本例器件为24. 5V); Vbreak为APD雪崩电压(针对本例器件为20V)。
3)用Verilog-A语言描述(1)、 (2)两式，建立起表征器件I_V特性的非线性模 ±央，在此基础上添加器件的结电容、电路分布电容、压控开关(如图5所示)。设置结电容为 lpf，分布电容为2pf。
4)建立电流控制开关，控制电路中的电流，当电流足够小(达到淬灭条件)时，断 开电路完成淬火。因为APD器件的雪崩电流为毫安量级，而通常达到淬灭条件的足够小的 电流为100uA。所以这里设置开关导通阈值电流I。n = lmA，断开阈值电流I。ff = 100uA。
5)在外围搭建第l步中用到的测试电路(即图3)，关闭压控开关，得到电路电 流_电压特性以及APD两端电压变化波形，与第1步测试结果中APD两端电压变化波形对 比，如果第5步中得到的电压恢复时间大于第1步中测试结果的2us，则减小第3步中设定 的电路分布电容的值，反之则增大第3步中设定的电路分布电容的值，直到第5步中得到的 APD两端电压变化波形中的电压恢复时间与第1步测试得到的结果相同，都为2us。最终调 整分布电容为lpf时，第5步和第1步得到的电压恢复时间吻合。 6)用"盖革"工作模式APD被动淬火与恢复集成电路取代第5步建立的外围测试 电路，如图2所示，其淬火原理与第1步中测试用被动淬火电路相同，图2中PMOS管P。做 大电阻，其栅压V1可调(调节栅压可调节其导通电阻)，VSS为负电压，VDD为5V偏压，等 待状态下APD两端总偏压为VDD-VSS，最终输出信号在没有雪崩发生时维持5V高电平；发 生雪崩后输出信号迅速降低到OV低电平；雪崩淬灭APD器件两端电压恢复工作电压后输出 信号恢复5V高电平。设置P。及其它各MOS管的宽和长均为工艺允许的最小值，其中宽为 0. 5um长为0. 55um。 7)利用脉冲电压源输出窄脉冲(脉冲宽度10ns)电压，关闭电压控制开关10ns长 的时间，以模拟光子入射触发雪崩。控制P。的栅极压在阈值电压附近(本例中为2. 5V)，观 察电路中的电流值变化，雪崩触发后电路中的电流值会在几个皮秒之内从0上升到10mA， 并开始指数降低，当电流指数降低到100uA，第4步中建立的电流控制开关会自动打开，电 流淬灭，表明电路功能正常；逐渐增加P。管的宽度，继续观察电流变化，如电流最终可以淬 灭(即电路关断，雪崩淬灭)则继续增大P。管的宽度，直到P。管的宽度达到1.2um时，电流 指数降低到110uA并维持不变(因只有降到100uA以下才能淬灭雪崩)，表明此时电路已不 能对本APD器件淬火。重新设置P。管的宽度为1. lum。 8)采用标准0. 5um标准CMOS工艺绘制版图，并送代工厂流片制作，即得到该型号 "盖革"工作模式APD器件在0. 5um标准CMOS工艺下性能最优化的被动淬火与恢复集成电 路。
权利要求
一种盖革模式APD器件被动淬火与恢复集成电路的设计方法，其特征在于包括以下步骤1)对于某具体型号“盖革”工作模式APD器件，在实验室搭建大电阻被动淬火电路，测试其基本特性；2)跟据测试结果画出该器件在该淬火电路下的I-V特性图，根据图形抽象出电压电流关系数学表达式；3)根据数学表达式建立表征器件I-V特性的非线性电路模块，在此基础上添加器件其它部分结电容、电路分布电容、压控开关、流控开关；4)在EDA平台中搭建第一步中所用被动淬火电路，根据仿真结果和步骤1中实测结果调整步骤3中设置的分布电容参数，使仿真结果与测试结果吻合；5)用APD被动淬火与恢复集成电路替换步骤4中搭建的大电阻被动淬火电路，调整集成电路各部分参数使电路仿真性能最优，最终流片制作。
全文摘要
本发明公开了一种“盖革”模式APD器件被动淬火与恢复集成电路的设计方法。本发明方法基于目标APD器件的实测特性，抽象出I-V关系式，从而建立非线性模块表征目标APD器件的实测特性，同时在设计过程加入流控开关准确判断雪崩淬灭时间和控制雪崩淬灭过程，解决了现有设计方法中不能全面考虑器件整体的非线性I-V特性和动态的导通电阻，无法准确判断雪崩淬灭时间的缺点，从而提高了“盖革”模式APD被动淬火与恢复集成电路的设计精度和设计效率，提高了被动淬火与恢复集成电路流片的成功率，降低了设计成本和制作成本。
文档编号G01R31/26GK101789040SQ20101010185
公开日2010年7月28日 申请日期2010年1月27日 优先权日2010年1月27日
发明者严奕, 刘强, 周扬, 白宗杰, 邓若汉, 陈世军, 陈永平 申请人:中国科学院上海技术物理研究所