专利名称：一种基于故障模型的集成电路测试方法
技术领域：
本发明涉及一种集成电路测试方法，尤其涉及一种通过建立故障模型覆盖各类型故障，进而优化设计测试向量的集成电路测试方法，属于集成电路测试技术领域。
背景技术：
复杂可编程逻辑器件(CPLD)是当前主流的开发数字集成电路的原型设计芯片，具有集成度高、设计开发周期短、灵活性高、易于编程和验证、保密性强等优点，广泛应用于通信、网络、图像处理、汽车、仪器仪表、航天、军事等领域。可编程器件的出现使得新产品的开发周期大大缩短，开发成本得到节省。可编程器件被广泛应用到各个领域，对其准确性和可靠性的要求也变得越来越高。所以，可编程器件的故障检测和诊断方法的研究就显得尤为重要。
目前，典型的CPLD如Xilinx 9500系列和ALTERA公司的MAX7000系列，其中 XC9500系列CPLD的宏单元数多达288个，可用门数达6400个，管脚到管脚的时延最快达 3.5n s，系统时钟可达到200ΜΗζ ο MAX7000系列的MAX7512AE可提供10000个可用门、512 个宏单元，最大I/O管脚212个，管脚到管脚的时延7. 5n s，可以采用从144到256个管脚的各种封装方式。如此高的集成度在给设计开发者带来应用便利的同时，也对器件的可靠性提出了更高的要求。
目前，CPLD使用者大多采用电子设计自动化(EDA)开发商提供的编程器进行编程后使用，然而对于CPLD的测试来说，如果每次测试过程中先使用编程器编程然后再使用自动测试设备(ATE)进行测试，将会非常繁琐费时。这对于大批量的生产测试而言显然是不现实的。因此，人们急需便捷、高效的测试手段来满足CPLD的批量测试的需求。
以MAX7000系列可编程器件为例，现有技术中对此类器件的故障检测手段大多包括增加外围电路，建立可测性结构，并施加相应的测试向量等。虽然这样的测试手段在理论上是可行的，但对于MAX7000系列可编程器件而言，其实际操作和控制很困难。例如在 MAX7000系列可编程器件中，包含32 256个逻辑宏单元，每16个逻辑宏单元组成一个逻辑阵列块(Logic Array Block, LAB)。与GAL相似,每个逻辑宏单元含有一个可编程的与阵列和固定的或阵列，以及一个可配置寄存器。这些器件中的与阵列、或阵列是逻辑宏单元中的重要组成部分。但在现有测试技术上，还不可能去控制与阵列、或阵列中的一个节点。如果要对某一个节点加载外围电路实现对该节点的控制和检测，在硬件或是软件上都是很难实现的。另外，这些可测性的实现大都需要引入外围电路作为可测性控制。但是，引入外围电路会破坏可编程器件本身的结构，占用可编程器件的资源，并且附加而成的电路势必会影响可编程器件原有的时间特性而产生多余的延时。对于应用型集成电路测试而言，不方便介入可编程器件内部改变其结构。
发明人在《电子测试》2010年第I期上发表的论文《CPLD测试方法研究》中，在详细研究CPLD内部结构的基础上，基于“分治法”的基本思路对CPLD的测试理论 和方法做了探索性研究，并且重点讨论了 CPLD内部模块的故障模型建立和对应的测试向量优化。另外，在专利号为ZL 200910241575.1的中国发明专利中，公开了一种微处理器可靠性评测方法 及其系统，方法包括步骤1，确定待分析的间歇故障所属的故障类型，确定故障模型的关 键参数；步骤2，根据确定的故障类型，从微处理器中选择硬件结构；步骤3，在微处理器中 运行测试程序，根据关键参数运用故障模型进行故障模拟，确定测试程序执行过程中硬件 结构包含的体系结构正确执行位或关键时间区域；步骤4，根据确定的体系结构正确执行 位或关键时间区域，判断发生在硬件结构中的间歇故障是否影响程序执行结果；步骤5，根 据判断结果计算测试程序执行过程中，待分析的硬件结构中的间歇故障脆弱因子，对微处 理器进行可靠性评测。该技术方案能够评测微处理器中不同结构发生的间歇故障引起程序 执行出错的概率。发明内容
本发明所要解决的技术问题在于提供一种基于故障模型的集成电路测试方法。该 方法通过建立故障模型覆盖各类型故障，进而优化设计测试向量，提高了测试效率。
为实现上述的发明目的，本发明采用下述的技术方案
一种基于故障模型的集成电路测试方法，针对待测集成电路器件的技术特点，建 立若干故障模型，所述故障模型包括乘积项阵列和输出阵列，其特征在于包括如下步骤
针对所述故障模型分别提供与所述故障模型相匹配的测试向量，对待测集成电路 器件进行相应的测试；最后，通过各项测试结果进行相应的故障诊断，从而获知待测集成电 路器件是否正常，其中所述若干故障模型中有两个是互补的模型。
其中较优地，所述故障模型包括乘积项阵列故障测试模型，所述乘积项阵列故障 测试模型包括乘积项阵列对角线节点为I非对角线节点为O的故障模型以及乘积项阵列对 角线节点为O非对角线节点为I的故障模型。
其中较优地，所述乘积项阵列故障测试模型在乘积项阵列对角线节点为I非对角 线节点为O的故障模型的情况下，所述输出阵列对角线为I。
其中较优地，所述乘积项阵列故障测试模型在乘积项阵列对角线节点为O非对角 线节点为I的故障模型的情况下，所述输出阵列对角线为O。
其中较优地，所述测试向量包括与所述乘积项阵列相同的定位向量以及全O或全 I定位向量。
其中较优地，当施加所述测试向量的时候，如果所述乘积项中的一项乘积项在施 加与其相同的定位向量时，与该乘积项对应的输出为I ;在施加与其不同的定位向量时，与 该乘积项对应的输出为O ;则判断该乘积项未发生固定故障；
当施加所述测试向量的时候，如果所述乘积项中的一项在施加与其相同的定位向 量时，与所述乘积项中的一项对应的输出为O ;在施加全O或全I的定位向量之一时,与所 述乘积项中的一项对应的输出为I ;则判断该乘积项发生固定故障。
其中较优地，所述测试向量是双I或双O步进的定位向量，
当施加所述双O或双I步进的定位向量的时候，发生以下情况之一则可以判断该 乘积项发生桥接故障
如果所述乘积项中的一项乘积项在施加与某一双O或双I步进的定位向量时，与 该乘积项对应的输出为I;在施加其他双O或双I步进的定位向量时，与该乘积项对应的输出为O ;或者
如果所述乘积项中的一项乘积项在施加与某一双O或双I步进的定位向量时，与该乘积项对应的输出为O ;在施加其他双O或双I步进的定位向量时，与该乘积项对应的输出为I。
其中较优地，所述故障模型还包括输出阵列故障测试模型，所述阵列故障模型包括输出阵列全为I或者输出阵列全为O的模型；
所述测试向量与所述乘积项阵列相同。
本发明所提供的集成电路测试方法克服了现有技术中引入外加电路占用器件本身电路资源以及对器件某一个节点控制和检验难以实现的不足。通过精心设计的故障模型，使故障覆盖率达到100%，简洁高效；相应的测试向量经过优化设计，提高了测试效率， 减少了测试时间和测试成本。


图1为本发明所提供的集成电路测试方法的整体框架示意图2为乘积项阵列对角线节点常I故障模型的结构示意图3为乘积项阵列对角线节点常O故障模型的结构示意图4为输出阵列常I故障模型的结构示意图5为输出阵列常O故障模型的结构示意图。
具体实施方式
为了克服现有的集成电路测试方法中弓丨入外加电路占用可编程器件本身电路资源以及对可编程器件中某一个节点的控制和检验难以实现的不足，本发明提供一种新型的集成电路测试方法，以建立适当的故障模型为技术核心。该集成电路测试方法不仅能建立针对器件特点的测试模型，而且可以通过施加相应的测试向量实现故障诊断。
图1为本发明所提供的集成电路测试方法的整体框架示意图。在该集成电路测试方法中，首先针对待测集成电路器件的技术特点，通过不同的配置向量分别设计若干个故障模型。这些故障模型尽可能覆盖该集成电路器件所有可能的故障类型。然后，针对这些故障模型分别提供经过优化设计的测试向量，由待测集成电路器件进行相应的测试工作。最后，通过各项测试结果进行相应的故障诊断，从而获知该集成电路器件是否正常。
下面以可编程器件为例对本发明所提供的集成电路测试方法进行详细的说明。可应用于包括MAX7000系列的多种可编程器件的测试。
参照图1所示，首先通过配置向量I①配置成故障模型I⑨。故障模型I⑨经过施加测试向量I⑤形成故障判断I (13)。通过配置向量II②配置成故障模型II⑩。故障模型II⑩经过施加测试向量II⑥形成故障判断II⑩。通过配置向量III③配置成故障模型 111 。故障模型111 (11)经过施加测试向量III⑦形成故障判断III 15-。通过配置向量IV④ 配置成故障模型IV 。故障模型[email protected]经过施加测试向量IV⑧形成故障判断IV
如图2所示，本发明实施例中的可编程器件可以是MAX7000系列或其他可编程器件。为了提高本发明故障模型的通用性，根据对可编程集成电路内部结构的研究，多个乘积项对应一个输出。乘积项和输出之间的对应关系保持在2 I，既保证模型依照集成电路通用结构建立，又能保证此比例下模型乘积项得到高覆盖率的测试。同时，为了避免过小的故 障模型使得配置次数增加，造成测试时间延长降低测试效率，因此采用8乘积项4输出的故 障模型比较合适。本发明实施例中的可编程器件具有8个输入N0到N7，4个输出M0到M3，8个乘积 项P0到P7。1表示配置正有效；0表示配置负有效。左侧乘积项模块(乘积项阵列)逻辑关系是
权利要求
1.一种基于故障模型的集成电路测试方法，针对待测集成电路器件的技术特点，建立若干故障模型，所述故障模型包括乘积项阵列和输出阵列，其特征在于包括如下步骤针对所述故障模型分别提供与所述故障模型相匹配的测试向量，对待测集成电路器件进行相应的测试；最后，通过各项测试结果进行相应的故障诊断，从而获知待测集成电路器件是否正常，其中所述若干故障模型中有两个是互补的模型。
2.如权利要求1所述的集成电路测试方法，其特征在于所述故障模型包括乘积项阵列故障测试模型，所述乘积项阵列故障测试模型包括乘积项阵列对角线节点为1非对角线节点为0的故障模型以及乘积项阵列对角线节点为0非对角线节点为1的故障模型。
3.如权利要求2所述的集成电路测试方法，其特征在于所述乘积项和所述输出之间的对应关系保持在2:1。
4.如权利要求3所述的集成电路测试方法，其特征在于所述乘积项阵列故障测试模型在乘积项阵列对角线节点为1非对角线节点为0的故障模型的情况下，所述输出阵列对角线为1。
5.如权利要求3所述的集成电路测试方法，其特征在于所述乘积项阵列故障测试模型在乘积项阵列对角线节点为0非对角线节点为1的故障模型的情况下，所述输出阵列对角线为0。
6.如权利要求1所述的集成电路测试方法，其特征在于所述测试向量包括与所述乘积项阵列相同的定位向量以及全0或全1定位向量。
7.如权利要求6所述的集成电路测试方法，其特征在于当施加所述测试向量的时候，如果所述乘积项中的一项乘积项在施加与其相同的定位向量时，与该乘积项对应的输出为1 ;在施加与其不同的定位向量时，与该乘积项对应的输出为0 ;则判断该乘积项未发生固定故障；当施加所述测试向量的时候，如果所述乘积项中的一项在施加与其相同的定位向量时，与所述乘积项中的一项对应的输出为0 ;在施加全0或全1的定位向量之一时,与所述乘积项中的一项对应的输出为1 ;则判断该乘积项发生固定故障。
8.如权利要求1所述的集成电路测试方法，其特征在于所述测试向量是双1或双0步进的定位向量，当施加所述双0或双1步进的定位向量的时候，发生以下情况之一则可以判断该乘积项发生桥接故障如果所述乘积项中的一项乘积项在施加与某一双0或双1步进的定位向量时，与该乘积项对应的输出为1;在施加其他双0或双1步进的定位向量时，与该乘积项对应的输出为 0 ;或者如果所述乘积项中的一项乘积项在施加与某一双0或双1步进的定位向量时，与该乘积项对应的输出为0 ;在施加其他双0或双1步进的定位向量时，与该乘积项对应的输出为 1。
9.如权利要求1所述的集成电路测试方法，其特征在于所述故障模型还包括输出阵列故障测试模型，所述阵列故障模型包括输出阵列全为1或者输出阵列全为O的模型；所述测试向量与所述乘积项阵列相同。
10.如权利要求9所述的集成电路测试方法，其特征在于所述乘积项和所述输出之间的对应关系保持在1:1。
全文摘要
本发明公开了一种基于故障模型的集成电路测试方法。该测试方法中，首先建立若干故障模型，故障模型包括乘积项阵列和输出阵列；针对故障模型分别提供与故障模型相匹配的测试向量，对待测集成电路器件进行相应的测试；最后，通过各项测试结果进行相应的故障诊断，从而获知待测集成电路器件是否正常。本发明克服了现有技术中引入外加电路占用器件本身电路资源以及对器件某一个节点控制和检验难以实现的不足，故障覆盖率达到100%，简洁高效；提高了测试效率，减少了测试时间和测试成本。
文档编号G01R31/3181GK103064013SQ20121055523
公开日2013年4月24日 申请日期2012年12月19日 优先权日2012年12月19日
发明者于明, 张东, 高剑 申请人:北京自动测试技术研究所