专利名称：展频接收机的相关器的制作方法
技术领域：
本发明有关一种利用展频技术的接收机，特别是有关一种GPS(全球定位系统；Global Positioning System)接收机中的相关器(correlator)电路架构。
背景技术：
展频(spread spectrum)技术为一种低功率且不易受杂讯干扰的通讯技术，而全球卫星定位系统(GPS)为展频技术的一种重要应用。GPS最初是针对军事定位及导航用途所发展，然而，在开放民间使用之后，目前运用GPS的车辆导航定位系统已逐渐普及化，未来更可望普遍应用于手机的定位系统。
GPS系统是由24颗卫星所构成，每一颗卫星均载有位置及时间讯号。其讯息的传送方式是将50位/秒的讯息数据与卫星C/A码混波，的后再通过1575.42MHz的载波传送出。每一颗卫星均具有其特有的C/A码，其是一种1023位的拟乱码(pseudo-random code)，频率为1.023MHz，因此每1ms的时间可重复一组C/A码。使用者端的GPS接收机可复制各卫星的C/A码，借此用于在短时间内搜寻与追踪卫星讯号。
图1显示现有GPS接收机架构的示意图。首先，一RF前端电路10将接收到的讯号中的1575.42MHz载波消除，降频至例如约1MHz或4MHz的频率，并传送至一GPS基频电路12。GPS基频电路12又包含各频道的相关器14及一数据撷取电路16。相关器14可进行卫星C/A码搜寻及都卜勒频率搜寻的动作，并且在搜寻到卫星后，进行卫星追踪的动作。数据撷取电路16是用于解出卫星所传送的50位/秒的数据，并传送至GPS导航电路18进行速度、位置及转换座标等卫星计算，最后输出到电脑系统进行后续处理与应用。
由于目前一般GPS接收机是设计成可定位及追踪12颗卫星，亦即具备12个接收频道，因此，典型GPS接收机中是设置12个频道的相关器，每一相关器用于处理每一对应卫星的数据。
图2是为现有GPS接收器中的相关器的示意方块图。首先，来自RF电路的串列数据借由一I/Q分波器20分成同相位I(In-phase)与正交相位Q(Quadrature-phase)信号。然后，分别在都卜勒乘法器26a与26b中，与都卜勒频率产生器22所产生的串列频率数据进行乘法运算，并且，通过C/A码乘法器28a与28b，与C/A码产生器24所产生的串列C/A码数据进行乘法运算，以求得内积(inner product)。
以上所计算出的内积经由相关积分器(coherence integrator)30a与30b累加一组C/A码周期，亦即累加1023次后，输入平方电路32进行平方相加运算，再经由非相关积分器(noncoherence integrator)34累加例如20ms的数据长度。最后，将非相关积分器34的输出传送至峰值检测电路36，以检测最大值的产生点。当检测到峰值时，指示C/A码与都卜勒频率已与卫星匹配。
图2的现有相关器虽结构简单且成本低廉，然而其计算的速率受限于串列数据的速率，亦即，对于每一组C/A码，必须累加1023次才能进行判断，因此处理速度较慢。此外，在运作过程中，其整个电路的电源必须持续开启，不具有任何省电的设计。
为了加快处理速度，美国专利第6,393,046号提出一种改进的相关器电路，其示意电路图是显示于图3。根据此一改进电路，对应于一组C/A码周期的输入数据是分成数十个11位的区段，以进行并列处理，以增进计算速度。
如图3所示，首先，来自RF电路的串列数据借由一I/Q分波器106分成同相位I与正交相位Q信号。接着，利用移位暂存器120，将输入的串列数据转换成11位的并列数据122，传送到都卜勒电路108进行乘法运算。都卜勒电路108所输出的串列数据又再次利用移位暂存器166转换成11位的并列数据140。同时，C/A码产生器112所产生的串列C/A码亦通过移位暂存器170转换成并列数据，然后与上述11位的并列数据140相乘，一次求得11位的内积。此等内积先经由一数字的部分累加器175加总的后，再通过相关积分器114累加93次(达到1ms的数据)，最后输出到电路116进行后续的平方运算、非相关积分及峰值检测处理。
上述美国专利第6,393,046号的改进相关器电路虽可将处理速度提高成图2现有相关器技术的11倍，然而，其在将串列数据转成并列数据的过程中，需要使用到较高的频率，且消耗较多的电力。再者，其使用的都卜勒频率产生器与C/A码产生器皆为串列型式，亦即，一次仅能产生1位的都卜勒频率数据与C/A码数据，必须再通过移位暂存器转换成并列型式，不仅花费较高的成本，且无法在不同频道之间进行快速切换。此外，如同图2的电路，此改进电路亦不具有任何省电设计。

发明内容
本发明的目的在于提供一种GPS接收机的相关器，其设置有并列型式的都卜勒频率产生器与C/A码产生器，具备处理速度较快、电路弹性大、且不需要使用较高频率等特点。
本发明的另一目的在于提供一种GPS接收机的相关器，其利用共享硬体资源来处理多个频道的数据，达到节省芯片面积、降低制造成本的功效，并可设置省电机制。
为达到上述目的，根据本发明的第一种态样，GPS接收机的相关器设有一并列型式的C/A码产生器，可一次产生N位的并列C/A码，并设有一并列型式的都卜勒频率产生器，可一次产生N位的并列都卜勒偏移频率。此外，一缓冲储存电路可用于暂时储存所接收的信号，并输出一N位并列接收数据。利用并列N个乘法器电路，将N位并列接收数据与N位并列C/A码及N位并列都卜勒偏移频率进行乘法运算，得到N位相乘结果。接着，利用一并列数字累加电路，同时加总N位相乘结果。
上述相关器电路是属于全数字式架构，其不仅制造容易、制程转移容易，更可提升处理速度达到现有技术的N倍。此外，由于C/A码产生器及都卜勒频率产生器均为并列型式，因此不需要针对C/A码产生器及都卜勒频率产生器额外设置暂存器，且不需使用较高的操作频率。再者，此相关器电路不仅可用于卫星搜寻，亦可用于卫星追踪，具有较大的电路设计弹性。
为达到上述目的，根据本发明的第二种态样，GPS接收机的相关器设有专用于卫星搜寻的电路、及专用于卫星追踪的电路。在专用于卫星搜寻的电路中，设置有多个搜寻引擎，每一搜寻引擎具有类似本发明第一种态样的电路架构。在同一时间内，每一搜寻引擎可针对同一接收数据进行不同C/A码移位位置的相关处理。在专用于卫星追踪的电路中，包含多个追踪群组，每一追踪群组具有类似本发明第一种态样的电路架构。利用一频道控制电路，控制同一追踪群组在每一时间区段的不同子时间区段中进行不同频道的相关处理，使一追踪群组可用于追踪多个卫星频道。
根据上述相关器电路，针对卫星搜寻与卫星追踪分别设置专用电路，可使得卫星搜寻与卫星追踪不会互相干扰，并可大幅提升搜寻与追踪速度。此外，由于采用硬件资源分享的设计，不仅降低电路成本，并可缩小芯片面积。又，当搜寻电路或某一追踪群组不需使用时，可暂时关闭其电源供应，达到省电的功效。


图1是现有GPS接收机的示意方块图；图2是现有GPS接收器中的相关器的示意电路图；图3是美国专利第6,393,046号的相关器的示意电路图；图4例示本发明第一具体例的相关器的示意电路图；图5例示本发明第二具体例的相关器的示意电路图；图6例示图5的第二具体例的相关器中的搜寻群组架构；图7例示图6的搜寻群组中的搜寻引擎架构；图8是为图5的第二具体例的相关器中的追踪群组架构；及图9说明频道控制器对于各频道追踪的控制方式。
具体实施例方式
为能更了解本发明的技术内容，特举二较佳具体例说明如下。
以下本发明具体例的说明中，是以二分之一C/A码(half-chip)解析度为例，亦即，在1ms中，相关器必须搜寻2046种C/A码的移位位置。
图4显示本发明第一具体例的相关器的示意方块图。首先，来自RF前端电路的串列数据借由一I/Q分波器40分成同相位I与正交相位Q信号。然后，分别利用移位暂存器(未示)而储存在I/Q缓冲储存电路41中，再以64位的并列数据方式输出到相关器43。I/Q缓冲储存电路41的容量可储存二个C/A码周期(亦即2ms)的输入数据，其作用方式类似一乒乓缓冲器(ping-pongbuffer)。当累积一周期的输入数据时，即可将数据输出到相关器43进行计算，同时继续累积另一周期的数据，以使相关器43的运作能够继续不断地进行。
不同于图2与图3的现有技术，本发明中，利用一64位的都卜勒频率产生器42，产生64位的并列都卜勒频率数据，并利用一64位的C/A码产生器44，产生64位的并列C/A码数据。因此，I/Q缓冲储存电路41输出到相关器43的64位并列数据，可在都卜勒乘法器46a与46b中，与都卜勒频率产生器42所产生的64位并列都卜勒频率数据进行乘法运算，并且，通过C/A码乘法器48a与48b，与C/A码产生器44所产生的64位并列C/A码数据进行乘法运算，一次求得64位的内积(inner product)。
此64位的内积先经由一数字累加器49a与49b进行平行加总之后，再通过相关积分器50a与50b累加32次(亦即，累积到1ms的运算结果)，输入平方电路52进行平方相加运算，再经由非相关积分器54累加例如20ms长度的数据。最后，非相关积分器54的输出传送至峰值检测电路56，以检测最大值的产生点。当检测到峰值时，指示C/A码与都卜勒频率已与卫星匹配。实务上，峰值检测电路56可采用硬件电路的方式实施或采用软件的方式达成。
图4的相关器43除了可使用于卫星搜寻外，亦可使用于卫星追踪。为此，相关器43还设有一C/A码锁定控制回路57，连接于峰值检测器56与C/A码产生器44之间，并设有一都卜勒频率控制回路53，连接于平方电路52与都卜勒频率产生器42之间。C/A码锁定控制回路57是依据峰值检测器56的检测结果，而控制C/A码正确位置，使其保持再锁定状态。都卜勒频率控制回路53是依据相关积分器50a与50b的二者的输出而推算其相角差，再由相角差推估频率差，用以修正都卜勒频率，确保追踪锁定正确。
如同现有技术，本具体例中，是针对12个接收频道而设置12个相关器43，每一相关器用于处理每一对应卫星的数据。由于同一电路架构可使用于进行卫星搜寻及卫星追踪，因此相关器可受控制而在搜寻模式与追踪模式之间的切换。
本发明第一具体例中是采用64位平行处理的方式，因此速度较图2的具体例快64倍。但应注意，此处说明的64位平行处理的设计仅为举例性质，实务上亦可采用较少位或较多位的平行处理，其仅为芯片成本与速度效能上的取舍平衡。
再者，由于都卜勒频率产生器42可一次产生64位的并列都卜勒频率数据，且C/A码产生器44亦可一次产生64位的并列C/A码数据，而非如图3的现有电路产生串列的都卜勒频率数据及C/A码数据，因此，可不需要另外针对此二者设置移位产生器，节省芯片空间与成本，且无需使用较高的频率。
图5显示本发明第二具体例的相关器的示意方块图。不同于第一具体例，在第二具体例中，并非针对每一频道设置一对应的相关器，而是采用硬件分享的设计。此外，相关器亦不会在卫星搜寻模式及卫星追踪模式之间进行切换，而是针对卫星搜寻及卫星追踪分别设置专用电路。
如图5所示，首先，来自RF前端电路的串列数据借由一I/Q分波器60分成同相位I与正交相位Q信号。然后，分别利用移位暂存器(未示)而储存在I/Q缓冲储存电路61中，再以并列数据方式输出到第一追踪群组64a、第二追踪群组64b、第三追踪群组64c及一搜寻群组62。第一追踪群组64a、第二追踪群组64b及第三追踪群组64c是专用于卫星追踪，分别可用于追踪四个卫星频道，而搜寻群组62是专用于卫星搜寻，其构造详细说明如后。
以下将参照图6与图7说明搜寻群组的架构。图6显示图5的相关器中的搜寻群组的架构。如图6所示，搜寻群组62包含第一至第四搜寻引擎621a-621d，接收来自I/Q缓冲储存电路61的64位并列数据ISIG、IMAG、QSIG、QMAG，但四搜寻引擎621a-621d所负责计算的部分分别为2046种C/A码移位位置组合中的第0-511位置组合、第512-1023位置组合、第1024-1535位置组合、及第1536-2046位置组合。借此，可在1ms的时间内将全部2046个位置组合计算完毕。
第一至第四搜寻引擎621a-621d均具有相同的构造，其电路显示于图7，类似于图4的相关器43电路。首先，I/Q缓冲储存电路61输出到搜寻引擎621a-621d的64位并列数据ISIG、IMAG、QSIG、QMAG，可分别在C/A码乘法器630与都卜勒乘法器631a与631b中，与图6的C/A码产生器623所产生的64位的并列C/A码数据及都卜勒频率产生器622所产生的64位并列都卜勒频率数据进行乘法运算。所求得的内积先经由一数字累加器632a与632b进行平行加总之后，再通过相关积分器633a与633b累加到1ms的数据长度。然后，输入平方电路634进行平方相加运算，再经由非相关积分器635累加例如20ms的数据长度后输出。
第一至第四搜寻引擎621a-621d的输出均传送至图6中的峰值检测电路624，一起进行最大值检测。搜寻机制可采用软件控制，逐一搜寻各个频率，以寻找出找最大值。当搜寻到卫星时，其结果会立即传送给追踪群组，以便持续追踪该卫星。
此具体例中使用四个64位的搜寻引擎，可达到现有技术的256倍的搜寻速度。然而，其电路大小及设置数量仅为举例说明，若将搜寻引擎设计得较大，则仅需要数量较少的搜寻引擎，即可达到相同的搜寻速度。
当已搜寻到足够的卫星，例如一般搜寻到四颗卫星的讯号即可精确定位，此时搜寻群组的电源可暂时关闭，待需要再度搜寻时才开启，借以达到省电的功效。
再次参照图5，由于目前一般GPS接收机是设计成可定位及追踪12颗卫星，在本具体例中，在卫星追踪功能方面，设置有第一至第三追踪群组64a、64b、及64c，每个追踪群组分别负责追踪四个卫星。在追踪时，本发明所采用的平行处理可缩短计算的时间，而且，于1ms之内，C/A码与都卜勒频率的变动很小，故仅需要追踪先前最大值附近的范围即可。因此，一频道的追踪可在极短时间内完成，在1ms时间内，同一追踪群组可用于追踪多个卫星。
以下将参照图8说明搜追踪群组的架构。第一至第三追踪群组64a、64b、及64c均具有相同的结构，故此处仅以第一追踪群组64a作说明。
图8是图5的相关器中的第一追踪群组64a的架构。由于第一追踪群组64a负责第一至四频道的追踪，因此，如图8所示，C/A码组态数据储存区648中储存有四个不同卫星的C/A码组态数据(S1，S2)。同样地，都卜勒频率组态数据储存区650中亦储存该四个卫星的都卜勒频率组态数据。当追踪某一卫星时，频道控制器653会控制C/A码产生器647及都卜勒频率产生器649分别读取该卫星的C/A码组态数据及都卜勒频率组态数据。
频道控制器653可依照图9的控制方式，将每1ms的时间区段中的四个子时间区段分配给四个频道进行追踪。由于本具体例中的C/A码产生器647及都卜勒频率产生器649可一次产生16位的并列数据，因此在不同频道之间切换的速度很快。
例如，当追踪第一卫星时，频道控制器653会控制C/A码产生器647及都卜勒频率产生器649分别读取第一C/A码组态数据及第一都卜勒频率组态数据。借此，可分别产生对应于第一卫星16位的并列C/A码数据及16位的并列都卜勒频率数据，并分别在C/A码乘法器640与都卜勒乘法器641a与641b中，与I/Q缓冲储存电路61所传送的16位并列数据进行乘法运算。所求得的16位内积先经由一数字累加器642a与642b进行平行加总之后，再通过相关积分器643a与643b累加至1ms或Nms的数据长度，然后输入平方电路644进行平方相加运算。接着，以非相关积分器645累加例如20ms的数据长度，最后传送至峰值检测电路646进行最大值检测。
在相关积分器643a与643b及非相关积分器645的累加过程中，受到频道控制器653的控制，不同频道的累加数据可暂时储存到缓冲器电路651及652中的对应缓冲单元。
此处设置三个追踪群组仅为举例说明，若将追踪群组设计成采用64位平行处理，则一个追踪群组可同时进行16个频道的卫星追踪，因此总共仅需要一个追踪群组。然而，设计成多个追踪群组的好处，在于可将频道全部未运作的群组的电源暂时关闭，达到省电的功效。
除了具有第一具体例的优点外，本发明第二具体例中，针对卫星搜寻与卫星追踪设置专用的电路，因此不会产生卫星搜寻与卫星追踪二种模式互相影响的情形，且后端电路的设计也可较为简单。再者，未使用中的搜寻群组及追踪群组可暂时关闭电源，以节省电源。此外，由于利用平行处理的原理，使得硬件资源能够共享，而无须重复设置同样的相关器电路，因此电路成本较低，所占用的芯片面积亦可缩小。
上述具体例仅为例示性说明本发明的原理及其功效，而非用于限制本发明的范围。任何熟悉本技术的人士均可在不违背本发明的技术原理及精神下作出种种的等效的修改与变化。本发明的权利保护范围应由后述的本申请权利要求范围所限定。
权利要求
1.一种展频接收机的相关器，该接收机用于接收来自一发送机的信号，该相关器包含一识别码产生器，以一次产生多个位的方式，产生一组对应于该发送机的识别码，并输出一N位并列识别数据；一缓冲储存电路，用于暂时储存从该发送机所接收的信号，并输出一N位并列接收数据；一相关电路，耦接至该识别码产生器及该缓冲储存电路的输出端，用于对该识别码与该接收信号进行相关处理，而输出该识别码与该接收信号的一相关值，该相关电路包含一乘法电路，用于同时将该N位并列识别数据与该N位并列接收数据相乘，产生一N位相乘结果；及一累加电路，用于同时加总该N位相乘结果；及一检测电路，耦接至该相关电路的输出端，利用该相关值检测该识别码与该接收信号是否一致。
2.如权利要求1所述的展频接收机的相关器，其特征在于还包含一都卜勒偏移频率产生器，以一次产生多个位的方式，产生一组都卜勒频率信号，并输出一N位并列频率数据，以及，其中该相关电路耦接至该识别码产生器、该缓冲储存电路及该都卜勒偏移频率产生器的输出端，且该相关电路的该乘法电路可同时将该N位并列频率数据与该N位并列接收数据相乘。
3.如权利要求1所述的展频接收机的相关器，其特征在于，该缓冲储存电路的容量可暂时储存对应于二组识别码长度的接收数据。
4.如权利要求1所述的展频接收机的相关器，其特征在于，该相关电路的该累加电路为一数字型式的累加电路。
5.如权利要求1所述的展频接收机的相关器，其特征在于，该接收机可控制该相关器在一搜寻该接收机的模式与一追踪该接收机的模式二者间进行切换。
6.如权利要求1所述的展频接收机的相关器，其特征在于，该接收机用于接收来自多个发送机的信号，且该接收机具有多个该相关器，每一相关器可自由设定对应于任一发送机。
7.一种展频接收机的相关器，该接收机用于接收来自一发送机的信号，该相关器包含一识别码产生器，产生一组对应于该发送机的识别码，并输出一N位并列识别数据；一缓冲储存电路，用于暂时储存从该发送机所接收的信号，并输出一N位并列接收数据；多个相关电路，耦接至该识别码产生器及该缓冲储存电路的输出端，用于对该识别码与该接收信号进行相关处理，而输出该识别码与该接收信号的一相关值，该识别码具有多种移位位置，每一该相关电路进行该多个移位位置中的不同移位位置的相关处理，每一该相关电路包含一乘法电路，用于同时将该N位并列识别数据与该N位并列接收数据相乘，产生一N位相乘结果；及一累加电路，用于同时加总该N位相乘结果；及一检测电路，耦接至该等相关电路的输出端，利用该相关值检测该识别码与该接收信号是否一致。
8.如权利要求7所述的展频接收机的相关器，其特征在于还包含一都卜勒偏移频率产生器，以一次产生多个位的方式，产生一组都卜勒频率信号，并输出一N位并列频率数据，以及，其中该相关电路耦接至该识别码产生器、该缓冲储存电路及该都卜勒偏移频率产生器的输出端，且每一该相关电路的该乘法电路可同时将该N位并列频率数据与该N位并列接收数据相乘。
9.如权利要求7所述的展频接收机的相关器，其特征在于，该识别码产生器一次可产生多个位的识别码。
10.如权利要求8所述的展频接收机的相关器，其特征在于，该都卜勒偏移频率产生器一次可产生多个位的都卜勒频率信号。
11.如权利要求7所述的展频接收机的相关器，其特征在于，该缓冲储存电路的容量可暂时储存对应于二组识别码长度的接收数据。
12.如权利要求7所述的展频接收机的相关器，其特征在于，每一该相关电路的该累加电路为一数字型式的累加电路。
13.一种展频接收机的相关器，该接收机用于接收来自多个发送机的信号，该相关器包含一控制电路，用于控制该相关器在每一时间区段的多个不同子时间区段中处理不同发送机的信号；一识别码产生器，其受该控制电路的控制，而以一次产生多个位的方式，产生一组对应于其中一发送机的识别码，并输出一N位并列识别数据；一缓冲储存电路，用于暂时储存从该发送机所接收的信号，并输出一N位并列接收数据；一相关电路，耦接至该识别码产生器及该缓冲储存电路的输出端，用于对该识别码与该接收信号进行相关处理，而输出该识别码与该接收信号的一相关值，该相关电路包含一乘法电路，用于同时将该N位并列识别数据与该N位并列接收数据相乘，产生一N位相乘结果；及一累加电路，用于同时加总该N位相乘结果；及一检测电路，耦接至该相关电路的输出端，利用该相关值检测该识别码与该接收信号是否一致。
14.如权利要求13所述的展频接收机的相关器，其特征在于还包含一都卜勒偏移频率产生器，其受该控制电路的控制，而以一次产生多个位的方式，产生一组对应于其中一发送机的都卜勒频率信号，并输出一N位并列频率数据，以及，其中该相关电路耦接至该识别码产生器、该缓冲储存电路及该都卜勒偏移频率产生器的输出端，且该相关电路的该乘法电路可同时将该N位并列频率数据与该N位并列接收数据相乘。
15.如权利要求13所述的展频接收机的相关器，其特征在于，该缓冲储存电路的容量可暂时储存对应于二组识别码长度的接收数据。
16.如权利要求13所述的展频接收机的相关器，其特征在于，该相关电路的该累加电路为一数字型式的累加电路。
全文摘要
本发明为一种全数字的GPS(全球定位系统)接收机中的相关器架构。根据本发明，一卫星C/A码产生器可一次产生N位的并列C/A码，并且，一都卜勒频率产生器可一次产生N位的并列都卜勒偏移频率。接收机所接收的信号暂时储存于一缓冲储存电路中，并以N位并列数据方式输出至一相关电路中。在此相关电路中，利用N位乘法器，将N位并列数据与N位并列C/A码同时相乘，并与N位并列都卜勒偏移频率相乘，且利用一数字累加电路，同时加总N位相乘结果。借此，可增进相关器的处理速度，同时节省电路成本。
文档编号G01S19/13GK1627096SQ200410085529
公开日2005年6月15日 申请日期2004年10月10日 优先权日2003年12月11日
发明者许家彰 申请人:旺玖科技股份有限公司