专利名称：正交串行输出旋转编码器任意分频装置及其实现方法
技术领域：
本发明数字分频领域，具体地说设计一种正交串行输出旋转编码器任意分频装 置及实现方法。
背景技术：
众所周知，正交串行输出旋转编码器是一种位移、速度传感器，从技术角度来划 分，它属于增量式旋转编码器。编码器轴旋转时，输出两路相位差90°的A、B脉冲串行信 号，同时每转发出一个Z相脉冲信号。该型编码器，计数起点可以任意设定，并可实现多圈 累加测量，每转发出的Z相脉冲信号可以作为机械参考零点。编码器轴旋转时输出的脉冲 序列，通过计数设备计数，就可以知道机械设备的当前位置。该型旋转编码器存在的缺点是 不具备掉电计数功能，即系统掉电后，编码器位置不能有丝毫的移动，否则，再次上电后，很 可能会发生位置偏移，而且偏移量的大小完全未可知，虽然Z相脉冲具备位置校正功能，但 只能进行整圈位置校正。鉴于正交串行输出旋转编码器接口的简单、易用性，目前，在国内位置伺服控制系 统中，依旧被广泛采用，国产主流伺服电机依旧以差分正交串行输出位置信号为主。在整套 位置伺服控制系统的拓扑结构中，编码器位置信号除被反馈到伺服驱动器外，往往还要被 反馈到上位装置中，如参与位置环控制、系统超差保护、系统监控等。上位装置由于结构、算 法、控制策略等的不同，直接来自旋转编码器的位置反馈信息，往往不能满足系统的要求， 这时就会存在一个根据上位装置的具体要求，如何实现正交串行输出旋转编码器的任意分 频技术问题。

发明内容
为了克服现有技术的不足，本发明提供一种正交串行输出旋转编码器任意分频技 术及实现方法，利用高速计数器A对输入的正交信号进行实时单圈计数，用修正后的计数 值到预设的数据区中查询，查询到的具有固定数据结构的结果被送到正交脉冲发生器，然 后将产生的分频后的正交信号序列通过信号接口输出。分频后的正交信号通过另外一个高 速计数器B进行单圈计数，计数结果与预分频值进行比较，将比较结果反馈到修正器，对计 数器A的输出进行修正，该方法可以实现正交串行脉冲序列的任意分频。本发明解决其技术问题所采用的技术方案是一种正交串行输出旋转编码器任意 分频装置，包括滤波器，其特征是正交输入信号接滤波器的输入端，滤波器的输出接修正器 的一个输入端，修正器的输出接数据区的一个输入端，数据区的输出接正交脉冲发生器的 输入端，正交脉冲发生器的一个输出接信号接口的输入端，信号接口输出分频后的正交信 号，正交脉冲发生器的另一个输出接计数器B的输入端，计数器B的输出及运算器的另一个 输出分别接比较器的两个输入端，比较器的输出接修正器的另一个输入，设定单元及计数 器A的一个输出分别接运算器两个输入端，运算器的一个输出接数据区的一个输入端。一种使用前述装置实现正交串行输出旋转编码器任意分频的方法，其特征是分为二个步骤预设态及工作态；由设定单元确定待分频值及输出信号调理方式，信号源编码 器旋转二整圈，运算器根据预设值、信号控制方式及计数器A的值进行运算得出数据表，输 出到数据区；工作态时，输入信号经滤波器，进入计数器A，计数结果经修正器修正，在预设 数据区中数据查询，查询结果输出到正交脉冲发生器，由正交脉冲发生器产生正交信号，然 后经信号接口输出。正交脉冲发生器同时将输出信号发送到计数器B，整圈计数结果被传送 到比较器，与运算器中预存的待分频值比较，将结果输送到修正器。本发明的有益效果是，结构简单、纯数字化，利用高速计数器A对输入的正交信 号进行实时单圈计数，用修正后的计数值到预设的数据区中查询，查询到的具有固定数据 结构的结果被送到正交脉冲发生器，然后将产生的分频后的正交信号序列通过信号接口输 出。分频后的正交信号通过另外一个高速计数器B进行单圈计数，计数结果与预分频值进 行比较，将比较结果反馈到修正器，对计数器A的输出进行修正，可以实现正交串行脉冲序 列的任意分频。


下面结合附图和实施例对本发明进一步说明。图1为本发明的原理框图。图中1.设定单元，2.运算器，3.数据区，4.正交脉冲发生器，5.信号接口，6.滤 波器，7.计数器A，8.计数器B，9.比较器，10.修正器。
具体实施例方式图1中，本发明系统包括有设定单元1、运算器2、数据区3、正交脉冲发生器4、信 号接口 5、滤波器6、计数器A7、计数器B8、比较器9、修正器10。各组成模块之间的连接关 系为正交输入信号接滤波器6的输入端，滤波器6的输出接修正器10的一个输入端，修 正器10的输出接数据区3的一个输入端，数据区3的输出接正交脉冲发生器4的输入端， 正交脉冲发生器4的一个输出接信号接口 5的输入端，信号接口 5输出分频后的正交信号。 正交脉冲发生器4的另一个输出接计数器B8的输入端，计数器B8的输出及运算器2的另 一个输出分别接比较器9的两个输入端，比较器9的输出接修正器10的另一个输入。设定 单元1及计数器A7的一个输出分别接运算器2两个输入端，运算器2的一个输出接数据区 3的一个输入端。所前述电路以CPLD/FPGA及E2PR0M为内核载体单元，将电路全部构造在该内核单 元中。所述CPLD器件选用ALTERA公司的EPM570T100C5。本发明正交串行输出旋转编码器任意分频的实现方法主要分为二个步骤预设态 及工作态。由设定单元确定待分频值及输出信号调理方式，信号源编码器旋转二整圈，运算 器根据预设值、信号控制方式及计数器A的值进行运算得出数据表，输出到数据区；工作态 时，输入信号经滤波器，进入计数器A，计数结果经修正器修正，在预设数据区中数据查询， 查询结果输出到正交脉冲发生器，由正交脉冲发生器产生正交信号，然后经信号接口输出。 正交脉冲发生器同时将输出信号发送到计数器B，整圈计数结果被传送到比较器，与运算器中预存的待分频值比较，将结果输送到修正器。在Z相脉冲有四种输出态情况下(1/4T、1/2T、3/4T、Τ)，A、B、Z三相脉冲信号可组 成八种状态四种由A、B两相正交脉冲信号组成的常态，它们交替出现；四种由A、B、Z三相 正交脉冲信号组成的过零态，它们在整圈之内零位处可出现一种状态或连续出现两种、三 种、四种状态，视设定单元输入的信号调理方式而定。在本发明中^85_0^85_1^85_2^85_3表示4、8两相正交脉冲信号组成的四种 状态；ABZS_0，ABZS_1, ABSZ_2, ABZS_3表示由A、B、Z三相正交脉冲信号所组成的过零态。1.Z相1/4T时数据结构
权利要求
1.一种正交串行输出旋转编码器任意分频装置，包括滤波器，其特征是正交输入信号 接滤波器的输入端，滤波器的输出接修正器的一个输入端，修正器的输出接数据区的一个 输入端，数据区的输出接正交脉冲发生器的输入端，正交脉冲发生器的一个输出接信号接 口的输入端，信号接口输出分频后的正交信号，正交脉冲发生器的另一个输出接计数器B 的输入端，计数器B的输出及运算器的另一个输在分别接比较器的两个输入端，比较器的 输出接修正器的另一个输入，设定单元及计数器A的一个输出分别接运算器两个输入端， 运算器的一个输出接数据区的一个输入端。
2.一种使用权利要求1所述装置实现正交串行输出旋转编码器任意分频的方法，其特 征是分为二个步骤预设态及工作态；由设定单元确定待分频值及输出信号调理方式，信 号源编码器旋转二整圈，运算器根据预设值、信号控制方式及计数器A的值进行运算得出 数据表，输出到数据区；工作态时，输入信号经滤波器，进入计数器A，计数结果经修正器修 正，在预设数据区中数据查询，查询结果输出到正交脉冲发生器，由正交脉冲发生器产生正 交信号，然后经信号接口输出，正交脉冲发生器同时将输出信号发送到计数器B，整圈计数 结果被传送到比较器，与运算器中预存的待分频值比较，将结果输送到修正器。
全文摘要
本发明涉及一种正交串行输出旋转编码器任意分频装置及其实现方法，属于数字分频技术领域。包括滤波器，其特征是正交输入信号接滤波器的输入端，滤波器的输出接修正器的一个输入端，修正器的输出接数据区的一个输入端，数据区的输出接正交脉冲发生器的输入端，正交脉冲发生器的一个输出接信号接口的输入端，信号接口输出分频后的正交信号，正交脉冲发生器的另一个输出接计数器B的输入端，计数器B的输出及运算器的另一个输在分别接比较器的两个输入端，比较器的输出接修正器的另一个输入，设定单元及计数器A的一个输出分别接运算器两个输入端，运算器的一个输出接数据区的一个输入端。
文档编号G01D5/245GK102102997SQ20101060866
公开日2011年6月22日 申请日期2010年12月28日 优先权日2010年12月28日
发明者张琳, 房淑伟, 田亮, 邢瑞川 申请人:威海华东电源有限公司