专利名称：电压检测电路的制作方法
技术领域：
本发明涉及检测出可令电路工作的最低工作电压的电压检测电路。
背景技术：
对传统的电压检测电路进行说明。图11是例示传统的电压检测电路的图。在此，通过信号10来使PM0S晶体管93导通，而电容95是通过PM0S晶体管93来 充电的。电源电压VDD由分压电路91分压而成为分压电压Vfb。比较器92比较分压电压 Vfb和基准电压Vref，当分压电压Vfb低于基准电压Vref时，S卩，电源电压VDD低于规定电 压时，输出信号RST成为高电平，电压检测电路使成为对象的对象电路(未图示)复位。此外，如上述那样，如果输出信号RST成为高电平，则NM0S晶体管94就会导通，电 容95就会放电，且输出信号RSTX成为低电平，电压检测电路使成为对象的对象电路复位 (例如，参照专利文献1 日本特开2007-318770号公报(图14))。但是，在传统技术中，分压电路91及比较器92对电源电压VDD进行监视，因此电 压检测电路的电路规模相应地较大。

发明内容
本发明鉴于上述课题构思而成，提供电路规模较小的电压检测电路。为了解决上述课题，本发明提供一种检测出可使成为对象的对象电路工作的最低 工作电压的电压检测电路，其特征在于具备晶体管，该晶体管具有基于所述最低工作电压 的阈值电压的绝对值，且在电源电压高于所述最低工作电压时导通而使电流流过；以及电 容，基于所述电流，发生输出电压。(发明效果)在本发明中，电源电压的监视上不使用分压电路及比较器等的电路，而晶体管监 视电源电压，因此电压检测电路的电路规模变小。


图1是表示本发明的电压检测电路的电路图。图2是表示本发明的电压检测电路的输出电压的时序图。图3是表示本发明的电压检测电路的输出电压的时序图。图4是表示本发明的电压检测电路的其它例的电路图。图5是表示本发明的电压检测电路的其它例的电路图。图6是表示本发明的电压检测电路的其它例的电路图。图7是表示图6的电压检测电路的输出电压的时序图。图8是表示图6的电压检测电路的输出电压的时序图。图9是表示本发明的电压检测电路的其它例的电路图。
3
图10是表示本发明的电压检测电路的其它例的电路图。
图11是表示传统的电压检测电路的电路图。
具体实施例方式以下，参照附图，就本发明的实施方式进行说明。首先，就检测出可使成为对象的对象电路工作的最低工作电压的电压检测电路的 结构进行说明。图1是例示本发明的电压检测电路的电路图。电压检测电路具备PM0S晶体管11、电流源21及电容15。电流源21具有PM0S晶 体管12。此外，将其输入端子连接到电压检测电路的输出端子的对象电路40，例如具有反 相器41。PM0S晶体管11的栅极连接于接地端子，源极连接于电源端子，漏极连接于PM0S晶 体管12的源极。PM0S晶体管12的栅极连接于基准电压输入端子，漏极连接于电压检测电 路的输出端子。电容15设置在电压检测电路的输出端子与接地端子之间。反相器41的输 入端子连接到电压检测电路的输出端子，而输出端子连接于未图示的电路。电压检测电路基于电源电压VDD及接地电压VSS而工作。输出电压Vout发生在 电容15。反相器41基于输出电压Vout，输出电压Vc。PM0S晶体管12的栅极上被施加基准电压Vref，作为电流源起作用。此外，PM0S晶 体管12将PM0S晶体管11的电流限制为PM0S晶体管12的驱动电流。PM0S晶体管11具有 与最低工作电压相等的阈值电压的绝对值Vtp。若电源电压VDD成为比最低工作电压高， 则PM0S晶体管11导通而有电流流过，PM0S晶体管12 (电流源21)对电容15进行充电。这 样，基于电流，电容15发生输出电压Vout。接着，就电源电压VDD急剧上升时的电压检测电路的动作进行说明。图2是例示 本发明的电压检测电路的输出电压的时序图。当t0彡t < tl时，电源电压VDD完全不会上升，因此输出电压Vout及电压Vc成 为接地电压VSS。当t = U时(检测时)，电源电压VDD急剧上升。这样，PM0S晶体管11的栅极-源 极间电压成为比PM0S晶体管11的阈值电压的绝对值Vtp高，因此PM0S晶体管11导通，检 测出电源电压VDD高于最低工作电压的情况。此外，这时基准电压Vref处于稳定状态，因 此PM0S晶体管12也导通，PM0S晶体管12作为电流源起作用。因而，PM0S晶体管12开始 对电容15的充电。但是，这时输出电压Vout还是接地电压VSS，因此电压Vc成为高电平。当tl < t < t2时(检测期间)，PM0S晶体管12对电容15进行充电，因此输出电 压Vout缓慢升高。这时的输出电压Vout通过反相器41成为低电平，电压检测电路使用该 低电平信号，并检测出电源电压VDD高于最低工作电压的情况，传送给对象电路40。S卩，电 压检测电路使对象电路40复位。此外，输出电压Vout通过反相器41成为低电平，因此电 压Vc为高电平，成为电源电压VDD。基于PM0S晶体管12的驱动能力和电容15的电容值及泄漏电流和反相器41的反 相阈值电压V2，决定这里的检测期间。当t = t2时，若输出电压Vout高于反相器41的反相阈值电压V2，则电压Vc成为 低电平。这时的输出电压Vout对反相器41而言是高电平，电压检测电路不会将电源电压VDD高于最低工作电压的情况传送给对象电路40。然后，若电源电压VDD上升，则通过电容15的泄漏电流，输出电压Vout被放电而 成为接地电压VSS(未图示)。在此，电源电压VDD从上升后下降，经过电容15的泄漏电流 而发生的放电所需要的放电时间，其后，电源电压VDD再次上升的场合，电压检测电路能够 将电源电压VDD高于最低工作电压的情况再次传送给对象电路40。即，通过放电时间，决定 可以再接通电源的时期。接着，就电源电压VDD缓慢上升时的电压检测电路的动作进行说明。图3是例示 本发明的电压检测电路的输出电压的时序图。在t0彡t彡tl时的、电源电压VDD完全不会上升，因此输出电压Vout及电压Vc 成为接地电压VSS。当tl < t < t2时，电源电压VDD缓慢上升。这时，输出电压Vout成为低电平，电 压Vc成为高电平，因此电压Vc也缓慢升高。当t = t2时(检测时)，若电源电压VDD升高，且PM0S晶体管11的栅极-源极间 电压高于PM0S晶体管11的阈值电压的绝对值Vtp，则PM0S晶体管11导通，检测出电源电 压VDD高于最低工作电压的情况。此外，这时基准电压Vref处于稳定状态，因此PM0S晶体 管12也导通，PM0S晶体管12作为电流源起作用。因而，PM0S晶体管12开始对电容15的 充电。但是，这时输出电压Vout还是接地电压VSS，因此电压Vc还是高电平。当t2 < t < t3时(检测期间)，PM0S晶体管12对电容15进行充电，因此输出电 压Vout缓慢升高。这时的输出电压Vout通过反相器41成为低电平，电压检测电路使用该 低电平信号，检测出电源电压VDD高于最低工作电压的情况，并传送给对象电路40。S卩，电 压检测电路使对象电路40复位。此外，输出电压Vout对反相器41而言是低电平，因此电 压Vc成为高电平，跟随电源电压VDD。当t = t3时，若输出电压Vout高于反相器41的反相阈值电压V2，则电压Vc成为 低电平。这时的输出电压Vout通过反相器41成为高电平，电压检测电路向对象电路40传 送电源电压VDD高于最低工作电压的情况。 这样，电源电压VDD的监视上不用分压电路及比较器等的电路，而监视到电源电 压VDD高于PM0S晶体管11能够使成为对象的对象电路40工作的最低工作电压(最低工 作电压)的情况，电压检测电路的电路规模变小。此外，不管电源电压VDD急剧上升还是缓慢上升，都存在基于PM0S晶体管12的驱 动能力和电容15的电容值及泄漏电流和反相器41的反相阈值电压V2的检测期间，因此电 压检测电路能够监视到电源电压VDD高于最低工作电压的情况。再者，虽然未作图示，但在电源端子与PM0S晶体管11的源极之间设有二极管或二 极管连接的M0S晶体管也可。这时，PM0S晶体管11和二极管或M0S晶体管的阈值电压的 绝对值的合计电压成为最低工作电压。此外，虽然未作图示，但在PM0S晶体管11的栅极与接地端子之间设有二极管或二 极管连接的M0S晶体管也可。这时，PM0S晶体管11和二极管或M0S晶体管的阈值电压的 绝对值的合计电压成为最低工作电压。此外，如图4所示，在电压检测电路的输出端子与接地端子之间设有低阻抗元件 22也可。低阻抗元件22为电流源或电阻等。这样，不仅通过电容15的泄漏电流而且通过电容15的泄漏电流及低阻抗元件22的驱动电流，决定放电时间。因而，与低阻抗元件22的 驱动电流的分量对应地缩短放电时间。在此，例如发生了设想的瞬间停电时，电压检测电路 能够使放电时间比该瞬间停电时间更短。这样，即使发生了该瞬间的停电，在瞬间的停电中 也完成放电，因此电压检测电路能够再次向对象电路40传送电源电压VDD高于最低工作电 压的情况。此外，在电源电压VDD从上升后下降的场合，通过低阻抗元件22，输出电压Vout 更加可靠地放电而更加可靠地成为接地电压VSS。此外，如图5所示，在PM0S晶体管12与输出端子之间设有电阻14也可。这样，通 过电阻14，限制检测时的流过电源端子、PM0S晶体管11、PM0S晶体管12、电阻14、电容15 和接地端子的电流路径的电流，因此在该电流路径中难以流动过电流。此外，若不存在电阻 14，则寄生电容(未图示)会存在于受电源电压VDD的影响的PM0S晶体管12的背栅极和 将输出电压Vout输出的PM0S晶体管12的漏极之间，因此如果电源电压VDD因噪声等而急 剧发生变动，则因寄生电容的耦合而输出电压Vout也会急剧发生变动，但是存在电阻14， 且电阻14及电容15作为低通滤波器起作用，因此经由该寄生电容，电源电压VDD的急剧变 动难以对输出电压Vout产生影响。此外，如图6所示，在电压检测电路的输出端子设有反相器16也可。该反相器16 具有电流源23及NM0S晶体管17。该电流源23具有将基准电压Vref施加在栅极而起电 流源作用的PM0S晶体管13。这时，图2的电压Vc成为与图7的输出电压Vout2相等，图7 的电压Vc在t = t2时成为高电平。此外，图3的电压Vc成为与图8的输出电压Vout2相 等，图8的电压Vc在t = t3时成为高电平。这样，如图7和图8的输出电压Vout2所示， 在电压检测电路内部生成单触发脉冲，因此提高对于电压检测电路的后级的对象电路40 的便利性。在此，反相器16的反相阈值电压VI成为NM0S晶体管17的阈值电压Vtn，因此 即使电源电压VDD发生变动，反相器16的反相阈值电压VI也不会变动。因而，即使电源电 压VDD发生变动，电压检测电路的检测期间也不会变动。此外，如图9所示，在电压检测电 路的输出端子设有反相器16也可。该反相器16具有电阻28及NM0S晶体管17。此外，在电源端子与接地端子之间，依次设有PM0S晶体管11、电流源21和电容 15(图1)，但如图10所示，依次设有电容65、电流源71和NM0S晶体管61也可。这时，NM0S 晶体管61具有与最低工作电压相等的阈值电压的绝对值Vtn。当电源电压VDD高于最低工 作电压时，匪OS晶体管61导通而有电流流过。这样，基于电流，电容65发生输出电压Vout。此外，在图1中，存在电流源21，但是不存在电流源21也可(未图示)。这时，PM0S 晶体管11的电流直接对电容15进行充电，因此基于该电流及电容15的泄漏电流，电路设 计电容15的电容值，实现所希望的检测期间。(符号说明) 11 12PM0S 晶体管21电流源15 电容40对象电路41反相器
权利要求
一种检测出可令电路工作的最低工作电压的电压检测电路，其特征在于包括晶体管，其阈值电压的绝对值为所述最低工作电压，且当电源电压高于所述最低工作电压时导通；第一电流源，在所述晶体管导通时使电流流过；以及电容，通过所述第一电流源流出的电流来充电，在输出端子上发生输出电压。
2.如权利要求1所述的电压检测电路，其特征在于具备进行所述输出端子的放电或 充电的低阻抗元件。
3.如权利要求1或2所述的电压检测电路，其特征在于在所述输出端子具备反相器。
4.如权利要求3所述的电压检测电路，其特征在于所述反相器具有第二电流源及 NMOS晶体管。
5.如权利要求3所述的电压检测电路，其特征在于所述反相器具有第二电阻及NMOS晶体管。
6.如权利要求1所述的电压检测电路，其特征在于所述晶体管是栅极与接地端子连 接、源极与电源端子连接且漏极设于输出端子的PMOS晶体管。
7.如权利要求1所述的电压检测电路，其特征在于所述晶体管是栅极与接地端子连 接、源极经由二极管或二极管连接的MOS晶体管连接至电源端子且漏极设于输出端子的 PMOS晶体管。
8.如权利要求1所述的电压检测电路，其特征在于所述晶体管是栅极经由二极管或 二极管连接的MOS晶体管连接至接地端子、源极与电源端子连接且漏极设于输出端子的 PMOS晶体管。
9.如权利要求1所述的电压检测电路，其特征在于所述晶体管是栅极与电源端子连 接、源极与接地端子连接且漏极设于输出端子的NMOS晶体管。
10.如权利要求1所述的电压检测电路，其特征在于所述晶体管是栅极与电源端子 连接、源极经由二极管或二极管连接的MOS晶体管连接至接地端子且漏极设于输出端子的 NMOS晶体管。
11.如权利要求1所述的电压检测电路，其特征在于所述晶体管是栅极经由二极管 或二极管连接的MOS晶体管连接至电源端子、源极与接地端子连接且漏极设于输出端子的 匪OS晶体管。
12.如权利要求1所述的电压检测电路，其特征在于还具备设于所述晶体管与输出端 子之间的第一电阻。
全文摘要
本发明提供一种电路规模小的电压检测电路。PMOS晶体管(11)具有与最低工作电压相等的阈值电压的绝对值(Vtp)。当电源电压(VDD)高于最低工作电压时PMOS晶体管(11)导通而有电流流过。这样，基于电流，电容(15)发生输出电压(Vout)。
文档编号G01R19/00GK101865941SQ20101000530
公开日2010年10月20日 申请日期2010年1月13日 优先权日2009年1月13日
发明者五十岚敦史, 川岛楠, 杉浦正一 申请人:精工电子有限公司