专利名称：一种sram型fpga应用验证系统及应用验证方法
技术领域：
本发明涉及一种SRAM型FPGA应用验证系统及应用验证方法。
背景技术：
近些年来，SRAM型FPGA作为可重构的大规模集成电路器件，在卫星研制中使用得越来越多。由于卫星的工作环境特殊，例如器件工作过程中不能拆换、空间辐射等条件，这一方面要求FPGA具备较高的可靠性，另一方面要求FPGA具备对空间环境的适应性。并且，为了确保卫星空间应用可靠性，在FPGA正式应用到航天型号任务之前，需要对FPGA开展与应用状态密切相关的功能性能的测试试验，即FPGA的应用验证。
在此之前，FPGA应用较为分散，随着FPGA应用的增多，单独开展的FPGA验证工作首先具有较多的重叠内容，造成资源浪费；第二，对FPGA的要求不同，验证多侧重某一方面，验证工作并不全面；第三，FPGA的分散验证将产生多重标准，难以形成通用的选用标准，不利于FPGA的统一控制管理。因此，为了节省资源，提高效率，提出一套全面而有效的验证方法,统一开展对FPGA的验证工作，并以此指导FPGA的应用十分必要。

发明内容
本发明的技术解决问题是克服现有技术的不足，为SRAM型FPGA的应用验证提供了一套验证项目全面、通用性强的SRAM型FPGA应用验证系统及应用验证方法。本发明的技术解决方案是一种SRAM型FPGA应用验证系统，包括PC机、单片机、控制FPGA、可控时钟单元、可控电源单元、温度数据采集单元、电压电流数据采集单元和被测FPGA配置单元；PC机根据预设的被测FPGA配置文件，通过被测FPGA配置单元对被测FPGA芯片进行配置，PC机还发送控制指令给单片机，经过单片机转换格式之后送入控制FPGA之中，控制FPGA根据接收到的控制指令对被测FPGA芯片的工作条件进行调整，即控制FPGA通过可控时钟单元调整被测FPGA芯片的时钟输入以及控制FPGA通过可控电源单元调整被测FPGA芯片的供电电压；所述被测FPGA芯片为SRAM型FPGA ；控制FPGA直接采集被测FPGA芯片的I/O输出信号，温度数据采集单元采集被测FPGA芯片的表面温度并且输出给控制FPGA，电压电流数据采集单元采集被测FPGA芯片的输出驱动电压、内核电压、输出驱动电流和内核电流，并且将结果输出到控制FPGA之中，控制FPGA将采集到的被测FPGA芯片的I/O输出、表面温度数据、输出驱动电压、内核电压、输出驱动电流和内核电流通过单片机发送给PC机进行显示。所述温度数据采集单元是通过热电偶采集被测FPGA芯片的表面温度。所述SRAM型FPGA应用验证方法包括基本功能应用验证、电源适应性应用验证、表面温度动态应用验证和动态功耗应用验证；基本功能应用验证步骤如下(a)对被测FPGA芯片的内部单元设置其配置文件，并根据配置文件预估在该配置文件下的被测FPGA芯片的I/O输出；所述内部单元包括输入输出单元IOB、可编程逻辑模块CLB、时钟单元DLL和嵌入式功能模块BRAM ；(b)PC机根据步骤(a)中预设的被测FPGA配置文件，通过被测FPGA配置单元对被测FPGA芯片进行配置，之后所述SRAM型FPGA应用验证系统对被测FPGA芯片进行测试，采集被测FPGA芯片的I/O输出并送至PC机中；(c)比较每一个配置文件下的实测的I/O输出结果和其相应的预估I/O输出，如果均相同，则表明被测FPGA芯片的基本功能正常，否则，表明被测FPGA芯片的基本功能存在问题；电源适应性应用验证的步骤如下 (I)在被测FPGA芯片的工作电压范围内选取内核电压Vccint和输出驱动电压Vcco，通过可控电源单元对被测FPGA芯片进行供电；(2) PC机通过被测FPGA配置单元将被测FPGA芯片配置为计数器逻辑；(3)保持被测FPGA芯片在运行状态下，不改变输出驱动电压Vcco的值，将内核电压Vccint每次减小O. IV，直至内核电压供电不足导致计数器输出错误；(4)记录上一次的内核电压Vccint的电压值，即为被测FPGA芯片的最小内核工作电压；(5)重新执行步骤(I)和(2)；(6)保持被测FPGA芯片在运行状态下，不改变输出驱动电压Vcco的值，将内核电压Vccint每次增大O. IV，直至内核电压供电过大导致计数器输出错误；(7)记录上一次的内核电压Vccint的电压值，即为被测FPGA芯片的最大内核工作电压；(8)重新执行步骤(I)和(2)；(9)保持被测FPGA芯片在运行状态下，不改变输出驱动电压Vcco的值，将内核电压Vccint每次减小O. IV，直至计数器功能失效；(10)记录上一次的内核电压Vccint的电压值，即为被测FPGA芯片的最小数据保持电压；(11)将步骤⑵中所述计数器逻辑写入到被测FPGA配置单元中；(12)在被测FPGA芯片的工作电压范围内选取内核电压Vccint和输出驱动电压Vcco的值；(13)今输出驱动电压Vcco的上电斜率保持不变，内核电压Vccint的上电斜率设置为 O. lV/50ms ；(14)为被测FPGA芯片加载步骤(12)和(13)条件下的供电电压，检测被测FPGA芯片的计数器逻辑输出是否正常以及被测FPGA芯片的上电电流是否超过2A，如果被测FPGA芯片的计数器逻辑输出正常并且被测FPGA芯片的上电电流未超过2A，则认为被测FPGA芯片的最小上电电压斜率为O. lV/50ms，否则，令内核电压Vccint的上电斜率在O. lV/50ms的基础上，每次递增O. 2V/50ms，直至满足被测FPGA芯片的计数器逻辑输出正常并且被测FPGA芯片的上电电流未超过2A的条件，即为被测FPGA芯片的最小上电电压斜率；(15)令输出驱动电压Vcco的上电斜率保持不变，内核电压Vccint的上电斜率设置为 10V/50ms ；
(16)为被测FPGA芯片加载步骤(12)和(15)条件下的供电电压，检测被测FPGA芯片的计数器逻辑输出是否正常以及被测FPGA芯片的上电电流是否超过2A，如果被测FPGA芯片的计数器逻辑输出正常并且被测FPGA芯片的上电电流未超过2A，则认为被测FPGA芯片的最大上电电压斜率为10V/50ms，否则，令内核电压Vccint的上电斜率在10V/50ms的基础上，每次递减O. 2V/50ms,直至满足被测FPGA芯片的计数器逻辑输出正常并且被测FPGA芯片的上电电流未超过2A的条件，即为被测FPGA芯片的最大上电电压斜率；表面 温度动态应用验证步骤如下(Tl)考虑被测FPGA芯片的IO占周率、资源利用率和工作频率三种因素，设计三种配置文件；(T2)根据步骤(Tl)中的配置文件，PC机通过被测FPGA配置单元为被测FPGA芯片逐一加载配置文件；(T3)使用温度数据采集单元采集被测FPGA芯片的表面温度，并记录数据；(T4)根据数据得出被测FPGA芯片表面温度与其IO占用率、资源利用率及工作频率之间的关系曲线；动态功耗应用验证步骤如下(Ml)考虑被测FPGA芯片的IO占用率、资源利用率和工作频率三种因素，设计三种配置文件；(M2)根据步骤(Ml)中的配置文件，PC机通过被测FPGA配置单元为被测FPGA芯片逐一加载配置文件；(M3)使用电压与电流数据采集单元采集被测FPGA芯片的内核电压Vccint、内核电流Iccint、输出驱动电压Vcco和输出驱动电流Icco的值,记录数据并计算被测FPGA芯片的总功耗；(M4)根据数据得出被测FPGA芯片总功耗与其IO占用率、资源利用率及工作频率之间的关系曲线。本发明与现有技术相比的优点在于(I)本发明提供了一个完全的、动态的SRAM型FPGA应用验证系统，可根据器件应用验证的需要，随时对验证项目或方法进行调整和测试，对于SRAM型FPGA的应用验证具有
重要意义。(2)本发明对于国内不同生产厂同规格的SRAM型FPGA可以通用，并且对于国外Xilinx公司同规格的SRAM型FPGA也可以通用，能够方便的对不同生产厂的器件功能性能进行比对测试。


图ISRAM型FPGA验证系统原理图；图2SRAM型FPGA应用验证方法示意具体实施例方式如图I所示，本发明提供了一种SRAM型FPGA应用验证系统，包括PC机、单片机、控制FPGA、可控时钟单元、可控电源单元、温度数据采集单元、电压电流数据采集单元和被测FPGA配置单元；PC机根据预设的被测FPGA配置文件，通过被测FPGA配置单元对被测FPGA芯片进行配置，PC机还发送控制指令给单片机，经过单片机转换格式之后送入控制FPGA之中，控制FPGA根据接收到的控制指令对被测FPGA芯片的工作条件进行调整，即控制FPGA通过可控时钟单元调整被测FPGA芯片的时钟输入以及控制FPGA通过可控电源单元调整被测FPGA芯片的供电电压；所述被测FPGA芯片为SRAM型FPGA ；控制FPGA直接采集被测FPGA芯片的I/O输出信号，温度数据采集单元采集被测FPGA芯片的表面温度并且输出给控制FPGA，电压电流数据采集单元采集被测FPGA芯片的输出驱动电压、内核电压、输出驱动电流和内核电流，并且将结果输出到控制FPGA之中，控制FPGA将采集到的被测FPGA芯片的I/O输出、表面温度数据、输出驱动电压、内核电压、输出驱动电流和内核电流通过单片机发送给PC机进行显示。所述温度数据采集单元是通过热电偶采集被测FPGA芯片的表面温度。 如图2所示，SRAM型FPGA应用验证方法包括基本功能应用验证、电源适应性应用验证、表面温度动态应用验证和动态功耗应用验证；基本功能应用验证步骤如下(a)对被测FPGA芯片的内部单元设置其配置文件，并根据配置文件预估在该配置文件下的被测FPGA芯片的I/O输出；所述内部单元包括输入输出单元Ι0Β、可编程逻辑模块CLB、时钟单元DLL和嵌入式功能模块BRAM ；(b) PC机根据步骤(a)中预设的被测FPGA配置文件，通过被测FPGA配置单元对被测FPGA芯片进行配置，之后所述SRAM型FPGA应用验证系统对被测FPGA芯片进行测试，采集被测FPGA芯片的I/O输出并送至PC机中；(c)比较每一个配置文件下的实测的I/O输出结果和其相应的预估I/O输出，如果均相同，则表明被测FPGA芯片的基本功能正常，否则，表明被测FPGA芯片的基本功能存在问题；电源适应性应用验证的步骤如下(I)在被测FPGA芯片的工作电压范围内选取内核电压Vccint为2. 50V和输出驱动电压Vcco为3. 30V，通过可控电源单元对被测FPGA芯片进行供电；(2) PC机通过被测FPGA配置单元将被测FPGA芯片配置为计数器逻辑；(3)保持被测FPGA芯片在运行状态下，输出驱动电压保持Vcco = 3. 30V,将内核电压Vccint每次减小O. IV，直至内核电压供电不足导致计数器输出错误；(4)记录上一次的内核电压Vccint的电压值，即为被测FPGA芯片的最小内核工作电压；(5)重新执行步骤⑴和(2);(6)保持被测FPGA芯片在运行状态下，输出驱动电压保持Vcco = 3. 30V,将内核电压Vccint每次增大O. IV，直至内核电压供电过大导致计数器输出错误；(7)记录上一次的内核电压Vccint的电压值，即为被测FPGA芯片的最大内核工作电压；(8)重新执行步骤(I)和(2)；(9)保持被测FPGA芯片在运行状态下，不改变输出驱动电压Vcco的值，将内核电压Vccint每次减小O. IV，直至计数器功能失效；(10)记录上一次的内核电压Vccint的电压值，即为被测FPGA芯片的最小数据保持电压；(11)将步骤⑵中所述计数器逻辑写入到被测FPGA配置单元中；(12)在被测FPGA芯片的工作电压范围内选取内核电压Vccint和输出驱动电压Vcco的值；(13)令输出驱动电压Vcco的上电斜率保持不变，内核电压Vccint的上电斜率设置为 O. lV/50ms ；(14)为被测FPGA芯片加载步骤(12)和(13)条件下的供电电压，检测被测FPGA芯片的计数器逻辑输出是否正常以及被测FPGA芯片的上电电流是否超过2A，如果被测FPGA芯片的计数器逻辑输出正常并且被测FPGA芯片的上电电流未超过2A，则认为被测FPGA芯·片的最小上电电压斜率为O. lV/50ms，否则，令内核电压Vccint的上电斜率在O. lV/50ms的基础上，每次递增O. 2V/50ms，直至满足被测FPGA芯片的计数器逻辑输出正常并且被测FPGA芯片的上电电流未超过2A的条件，即为被测FPGA芯片的最小上电电压斜率；(15)今输出驱动电压Vcco的上电斜率保持不变，内核电压Vccint的上电斜率设置为 10V/50ms ；(16)为被测FPGA芯片加载步骤(12)和(15)条件下的供电电压，检测被测FPGA芯片的计数器逻辑输出是否正常以及被测FPGA芯片的上电电流是否超过2A，如果被测FPGA芯片的计数器逻辑输出正常并且被测FPGA芯片的上电电流未超过2A，则认为被测FPGA芯片的最大上电电压斜率为10V/50ms，否则，令内核电压Vccint的上电斜率在10V/50ms的基础上，每次递减O. 2V/50ms,直至满足被测FPGA芯片的计数器逻辑输出正常并且被测FPGA芯片的上电电流未超过2A的条件，即为被测FPGA芯片的最大上电电压斜率；其中，步骤(3)和(6)中所述的计数器输出错误是指计数器虽然在工作，但是计数结果出现错误；步骤(9)中所述的计数器功能失效是指计数器完全失去其计数功能。表面温度动态应用验证步骤如下(Tl)考虑被测FPGA芯片的IO占用率、资源利用率和工作频率三种因素，设计三种配置文件；(T2)根据步骤(Tl)中的配置文件，PC机通过被测FPGA配置单元为被测FPGA芯片逐一加载配置文件；(T3)使用温度数据采集单元采集被测FPGA芯片的表面温度，并记录数据；(T4)根据数据得出被测FPGA芯片表面温度与其IO占用率、资源利用率及工作频率之间的关系曲线；其中，IO占用率方面，在被测FPGA芯片的资源利用率为50%，输入时钟频率为40MHz的条件下，分别在IO占用率为10%、30%、50%、70%和90%五种情况下设计配置文件，以进行测试；资源利用率方面，以被测FPGA芯片内部的可编程逻辑模块CLB的使用率等效为被测FPGA芯片的资源利用率，在被测FPGA芯片的输入时钟频率为40MHz，IO占用率为10 %的条件下，分别在资源利用率为10 %、30 %、50 %、70 %和90 %五种情况下设计配置文件，以进行测试；工作频率方面，在被测FPGA芯片的IO占用率为10%，资源利用率为50%的条件下设计配置文件，在输入时钟频率为40Mhz、50Mhz、60Mhz、80Mhz、IOOMhz和120Mhz六种情况下分别进行测试。动态功耗应用验证步骤如下(Ml)考虑被测FPGA芯片的IO占用率、资源利用率和工作频率三种因素，设计三种配置文件；(M2)根据步骤(Ml)中的配置文件，PC机通过被测FPGA配置单元为被测FPGA芯片逐一加载配置文件；(M3)使用电压与电流数据采集单元采集被测FPGA芯片的内核电压Vccint、内核电流Iccint、输出驱动电压Vcco和输出驱动电流Icco的值,记录数据并计算被测FPGA芯片的总功耗；(M4)根据数据得出被测FPGA芯片总功耗与其IO占用率、资源利用率及工作频率 之间的关系曲线。其中，IO占用率、资源利用率和工作频率三种因素的设置与表面温度动态应用验证中的设置相同。
权利要求
1.一种SRAM型FPGA应用验证系统，其特征在于包括PC机、单片机、控制FPGA、可控时钟单元、可控电源单元、温度数据采集单元、电压电流数据采集单元和被测FPGA配置单元； PC机根据预设的被测FPGA配置文件，通过被测FPGA配置单元对被测FPGA芯片进行配置，PC机还发送控制指令给单片机，经过单片机转换格式之后送入控制FPGA之中，控制FPGA根据接收到的控制指令对被测FPGA芯片的工作条件进行调整，即控制FPGA通过可控时钟单元调整被测FPGA芯片的时钟输入以及控制FPGA通过可控电源单元调整被测FPGA芯片的供电电压；所述被测FPGA芯片为SRAM型FPGA ； 控制FPGA直接采集被测FPGA芯片的I/O输出信号，温度数据采集单元采集被测FPGA芯片的表面温度并且输出给控制FPGA，电压电流数据采集单元采集被测FPGA芯片的输出驱动电压、内核电压、输出驱动电流和内核电流，并且将结果输出到控制FPGA之中，控制FPGA将采集到的被测FPGA芯片的I/O输出、表面温度数据、输出驱动电压、内核电压、输出驱动电流和内核电流通过单片机发送给PC机进行显示。
2.根据权利要求1所述的一种SRAM型FPGA应用验证系统，其特征在于包括所述温度数据采集单元是通过热电偶采集被测FPGA芯片的表面温度。
3.一种基于权利要求1的SRAM型FPGA应用验证方法，其特征在于所述SRAM型FPGA应用验证方法包括基本功能应用验证、电源适应性应用验证、表面温度动态应用验证和动态功耗应用验证； 基本功能应用验证步骤如下 (a)对被测FPGA芯片的内部单元设置其配置文件，并根据配置文件预估在该配置文件下的被测FPGA芯片的I/O输出；所述内部单元包括输入输出单元IOB、可编程逻辑模块CLB、时钟单元DLL和嵌入式功能模块BRAM ； (b)PC机根据步骤(a)中预设的被测FPGA配置文件，通过被测FPGA配置单元对被测FPGA芯片进行配置，之后所述SRAM型FPGA应用验证系统对被测FPGA芯片进行测试，采集被测FPGA芯片的I/O输出并送至PC机中； (c)比较每一个配置文件下的实测的I/O输出结果和其相应的预估I/O输出，如果均相同，则表明被测FPGA芯片的基本功能正常，否则，表明被测FPGA芯片的基本功能存在问题； 电源适应性应用验证的步骤如下 (1)在被测FPGA芯片的工作电压范围内选取内核电压Vccint和输出驱动电压Vcco，通过可控电源单元对被测FPGA芯片进行供电； (2)PC机通过被测FPGA配置单元将被测FPGA芯片配置为计数器逻辑； (3)保持被测FPGA芯片在运行状态下，不改变输出驱动电压Vcco的值，将内核电压Vccint每次减小O. IV，直至内核电压供电不足导致计数器输出错误； (4)记录上一次的内核电压Vccint的电压值，即为被测FPGA芯片的最小内核工作电压； (5)重新执行步骤⑴和(2); (6)保持被测FPGA芯片在运行状态下，不改变输出驱动电压Vcco的值，将内核电压Vccint每次增大O. 1V，直至内核电压供电过大导致计数器输出错误； (7)记录上一次的内核电压Vccint的电压值，即为被测FPGA芯片的最大内核工作电压； (8)重新执行步骤⑴和(2); (9)保持被测FPGA芯片在运行状态下，不改变输出驱动电压Vcco的值，将内核电压Vccint每次减小O. IV，直至计数器功能失效； (10)记录上一次的内核电压Vccint的电压值，即为被测FPGA芯片的最小数据保持电压； (11)将步骤(2)中所述计数器逻辑写入到被测FPGA配置单元中；(12)在被测FPGA芯片的工作电压范围内选取内核电压Vccint和输出驱动电压Vcco的值； (13)令输出驱动电压Vcco的上电斜率保持不变，内核电压Vccint的上电斜率设置为O.lV/50ms ； (14)为被测FPGA芯片加载步骤(12)和(13)条件下的供电电压，检测被测FPGA芯片的计数器逻辑输出是否正常以及被测FPGA芯片的上电电流是否超过2A，如果被测FPGA芯片的计数器逻辑输出正常并且被测FPGA芯片的上电电流未超过2A，则认为被测FPGA芯片的最小上电电压斜率为O. lV/50ms，否则，令内核电压Vccint的上电斜率在O. lV/50ms的基础上，每次递增O. 2V/50ms，直至满足被测FPGA芯片的计数器逻辑输出正常并且被测FPGA芯片的上电电流未超过2A的条件，即为被测FPGA芯片的最小上电电压斜率； (15)令输出驱动电压Vcco的上电斜率保持不变，内核电压Vccint的上电斜率设置为10V/50ms ； (16)为被测FPGA芯片加载步骤(12)和(15)条件下的供电电压，检测被测FPGA芯片的计数器逻辑输出是否正常以及被测FPGA芯片的上电电流是否超过2A，如果被测FPGA芯片的计数器逻辑输出正常并且被测FPGA芯片的上电电流未超过2A，则认为被测FPGA芯片的最大上电电压斜率为10V/50ms，否则，今内核电压Vccint的上电斜率在10V/50ms的基础上，每次递减O. 2V/50ms，直至满足被测FPGA芯片的计数器逻辑输出正常并且被测FPGA芯片的上电电流未超过2A的条件，即为被测FPGA芯片的最大上电电压斜率； 表面温度动态应用验证步骤如下 (Tl)考虑被测FPGA芯片的IO占用率、资源利用率和工作频率三种因素，设计三种配置文件； (T2)根据步骤(Tl)中的配置文件，PC机通过被测FPGA配置单元为被测FPGA芯片逐一加载配置文件； (T3)使用温度数据采集单元采集被测FPGA芯片的表面温度，并记录数据； (T4)根据数据得出被测FPGA芯片表面温度与其IO占用率、资源利用率及工作频率之间的关系曲线； 动态功耗应用验证步骤如下 (Ml)考虑被测FPGA芯片的IO占用率、资源利用率和工作频率三种因素，设计三种配置文件； (M2)根据步骤(Ml)中的配置文件，PC机通过被测FPGA配置单元为被测FPGA芯片逐一加载配置文件； (M3)使用电压与电流数据采集单元采集被测FPGA芯片的内核电压Vccint、内核电流Iccint、输出驱动电压Vcco和输出驱动电流Icco的值,记录数据并计算被测FPGA芯片的总功耗； (M4)根据数据得出被测FPGA芯片总功耗与其IO占用率、资源利用率及工作频率之间的关系曲线。
全文摘要
一种SRAM型FPGA应用验证系统及应用验证方法，验证系统包括PC机、单片机、控制FPGA、可控时钟单元、可控电源单元、温度数据采集单元、电压电流数据采集单元和被测FPGA配置单元，该系统实现了对被测FPGA芯片各种功能的集成验证，基于该验证系统还有应用验证方法，验证方法包括针对FPGA芯片的基本功能应用验证、电源适应性应用验证、表面温度动态应用验证和动态功耗应用验证等四方面的功能验证。本发明可根据FPGA器件应用验证的需要，随时对验证项目或方法进行调整和测试，对于SRAM型FPGA的应用验证具有重要意义，并且，本发明能够方便的对不同生产厂的器件功能性能进行比对测试。
文档编号G01R31/3181GK102890234SQ20121035532
公开日2013年1月23日 申请日期2012年9月21日 优先权日2012年9月21日
发明者陈少磊, 王文炎, 张洪伟, 张磊, 孙明, 江理东 申请人:中国空间技术研究院