专利名称：一种用于“硅通孔”TSV-Cu结构工艺残余应力测试的实验装置的制作方法
技术领域：
本发明涉及一种工艺残余应力测试方法，面向下一代三维(3D)互联电子封装技术，针对采用镀铜工艺制作的“硅通孔” TSV (Through-Silicon Via) 3D互连封装结构在制作过程中产生的工艺残余应力，发明了一套针对TSV-Cu (镀铜工艺制作的硅通孔)进行工艺残余应力测试的实验装置，属于电子信息技术领域。
背景技术：
随着电子信息产业的快速发展，电子封装行业也快速发展，从传统的平面(2D)封装快速向三维(3D)封装技术发展，新的封装形式不断涌现。在众多的下一代三维(3D)互联电子封装技术中，娃通孔(Through-Silicon Via)简称TSV被认为是3D封装的核心。在TSV制作过程中，要经历刻蚀、PECVD (等离子增强化学气相沉积)、PVD物理气相沉积、电镀(铜)、CMP (化学机械抛光)等多个复杂工艺步，并且不同工艺步之间的操作温度相差悬殊，而结构中不同材料的热膨胀系数有所差别(例如铜的热膨胀系数是硅的6倍)，这就导致在最后的TSV结构中会积累了由于热膨胀系数适配产生的工艺残余应力。残余应力的存在会严重影响电子器件的服役可靠性，降低电子产品的电气性能、影响产品的良率、缩短服役周期等等，所以对TSV结构中工艺残余应力进行评估尤为重要，从而为改进TSV的制造工艺，提高电子产品质量和可靠性提供技术支撑。在现有的关于TSV-Cu结构残余应力测试中，往往使用纳米压痕仪、拉曼光谱、X射线等方法对TSV进行残余应力的测试，但是采用不同方法测试的残余应力结果相差较大，并且不同的测试方法会对试样进行切割剖分等会使试样中残余应力得到释放的处理方法，这就使得测试方法和测试装置有待改进。针对TSV-Cu (镀铜工艺制作的硅通孔)的工艺残余应力的测试需要进一步发展。
发明内容本实用新型所要解决的技术问题是，克服已有的针对TSV-Cu (镀铜工艺制作的硅通孔)的工艺残余应力的测试局限性，提供一种可以保持TSV-Cu结构不被破坏，不会引起残余应力释放的一种实验装置，以使测量的结果准确可靠。本发明专利为一种工艺残余应力测试装置，其特征在于实验装置主要包括压头1，实验试样2，试样载台3，钼金电加热片4四部分。所述的试样载台3上开有一个通孔，且直径要比试样2中硅通孔的直径要大。试样载台3在最下方，实验试样2放置在试样载台3上并将实验试样2中的铜柱同试样载台3中的孔洞对中，钼金电加热片4共四面位于实验试样2中上表面硅通孔的四周。压头I位于实验试样2中硅通孔的正上方，从上往下对实验试样2中的铜柱进行挤压。其包括如下步骤S1:实验时，用压头I向下对实验试样2中硅通孔中的铜柱进行挤压，同时记录压头向下作用时的位移和压力F，通过观察压力F和位移曲线，得到压力F突然下降时的门槛值，并将此值代入压力和界面切应力转换公式I中，便得到镀铜工艺制作的硅通孔结构TSV-Cu中铜和硅界面处发生滑移时的切应力门槛值％。
权利要求1. 一种用于“硅通孔”TSV-Cu结构工艺残余应力测试的实验装置，其特征在于实验装置主要包括压头(1)，实验试样(2)，试样载台(3)，钼金电加热片(4)四部分；所述的试样载台(3)上开有一个通孔，且直径要比试样(2)中硅通孔的直径要大；试样载台(3)在最下方，实验试样(2)放置在试样载台(3)上并将实验试样(2)中的铜柱同试样载台(3)中的孔洞对中，钼金电加热片(4)共四面位于实验试样(2)中上表面硅通孔的四周；压头(1)位于实验试样(2)中硅通孔的正上方，从上往下对实验试样(2)中的铜柱进行挤压。
专利摘要一种用于“硅通孔”TSV-Cu结构工艺残余应力测试的实验装置，属于电子信息技术领域。实验装置主要由压头，实验试样，试样载台和铂金电加热片四部分组成。所述的试样载台上开有一个通孔，且直径要比试样中Cu孔的直径要大。试样载台位于最下部，实验试样在试样载台上，并且实验试样中硅通孔同试样载台中的通孔对中。铂金电加热片共四片，位于实验试样上表面硅通孔的四周。本实用新型的装置进行测试时能够最大程度保持试样的完整性，不对试样进行切割等影响原结构形貌导致残余应力释放等的操作，使得测试结果更加精确，同时残余应力的计算方法简单可靠，可以直观的判断残余应力的正负。
文档编号G01L1/00GK202903388SQ20122043143
公开日2013年4月24日 申请日期2012年8月28日 优先权日2012年8月28日
发明者秦飞, 武伟, 安彤, 夏国峰, 刘程艳, 于大全, 万里兮 申请人:北京工业大学