专利名称：测量信号传输结构的频率相关电容的方法及其电路的制作方法
技术领域：
本发明一般而言涉及集成电路中的参数测量技术，更具体而言，涉及片上测试结 构以及测量半导体器件中的接触和过孔寄生电容的相应方法。
背景技术：
随着集成电路的密度增加，器件特征尺寸缩小到极深亚微米范围(小于0. 25微 米)。这里，由来自电路中的导电路径的寄生电阻和电容导致的器件间的互连延迟(或“连 线延迟(net delay)”)开始支配集成电路(IC)中的总时间延迟。在用先进技术制造的IC 中，接触和过孔电容占总互连延迟的比例显著增加，这是因为接触-到-栅极电极间隔减小 且接触和过孔密度增加。具体而言，硅通孔(TSV)为在硅芯片的水平层之间垂直地承载信 号的导电结构。TSV具有随频率显著变化的电容，这主要归因于TSV-体硅相互作用。当前， 难以测量与接触和TSV相关联的寄生电容。常规地，进行台架测试(bench test)来测量频率相关电容(frequencyd印endent capacitance) 0然而，这样的技术具有吞吐量受限制的缺点且需要专门的测试设备。例 如，使用电容性负载梳状结构来测量耦合电容，但这些测试难以在在线测试机上进行，且 不能扩展到确定频率相关性。另一技术为测量加载的和无载的PSR0(性能扫描环振荡器 (performancescan-ring oscillator))并通过测得的差异而得出频率相关性估计。类似 地，该技术具有许多误差源，并且需要变化长度的多个加载的PSR0以推断频率相关性。第 三种现有技术为使用基于电荷的串扰技术以隔离并测量单独的DUT(被测器件)电容或者 参数分布的一阶矩和二阶矩。在实践中，难以实现大于1GHz的阵列切换频率，这限制了该 技术在高频率下提取有用信息的能力。因此，常规技术并不适用于进行频率相关电容测量 的在线测试。需要可以提取随频率变化的TSV电容的测量结果的新的测试结构，由此提供对在 高频率下半导体器件性能的了解。

发明内容
提供了一种电路，其用于测量集成电路器件上的信号传输结构的频率相关电容， 尤其用于测量TSV结构但也可以测量其他结构。所述电路包括多个PSR0 (性能扫描环振荡 器)级，每一个性能扫描环振荡器级具有输入选择级电路、信号延迟电路以及驱动器级电 路。所述驱动器级向两个负载提供电流，其中一个负载包含将要测量的电容，而另一个负载 包含用于计算(account for)测量中的寄生电容的去嵌入电路(de-embeddingcircuit)。所述信号延迟电路优选包括PFET控制端子和NFET控制端子以及至少一个延迟元 件，所述信号延迟电路操作用于将所述信号施加到所述PFET和NFET控制端子以使它们不 同时为高。通过所述NFET和PFET控制端子控制所述驱动器。第一驱动器的输出被并联连 接到第一可变电阻器和PSR0级输出端子，所述第一可变电阻器被串联连接到第一测量电 容，所述第一测量电容包括第一寄生电容部分和第二目标电容部分。第二驱动器的输出被连接到第二可变电阻器，所述第二可变电阻器被串联连接到第二测量电容，所述第二测量 电容包括寄生电容部分。所述PSR0级被串联连接，其中其PSR0级输出端子被连接到串中的随后的PSR0级 电路的第一输入端子。优选地，使能信号(enable signal)被连接到第一 PSR0级的所述第 一输入端子。振荡控制信号被连接到每一个PSR0级的第二输入端子。包括电流测量电路， 其操作用于测量每一个PSR0级的所述第一和第二驱动器中的电流。所述PSR0级还可以被 配置为以平均测量模式测量多个DUT的平均电容，其中在每一个PSR0级上测量一个。在一些实施例中，所述延迟电路中的延迟元件包括第一延迟元件，所述第一延迟 元件将延迟电路输入连接到所述PFET控制端子且并联连接到第二延迟元件的输入，所述 第二延迟元件输出被耦合到所述NFET控制端子。所述第二延迟元件可以连接到AND门的 第一输入，所述AND门的第二输入可以连接到所述延迟电路输入，并且所述AND门的输出连 接到所述NFET控制端子。在所述PSR0级中的各种传输门操作用于以不同的模式配置所述 PSR0级。优选地，每一个PSR0级适于被独立地操作以测量与每一个级相关联的各传输结构 的电容值。各种实施例还包括用于构建或使用根据本发明的原理的方法。一种优选的方法测 量集成电路器件上的信号传输结构的频率相关电容。所述方法向在选择的PSR0(性能扫描 环振荡器)级电路中的第一和第二电阻器分别提供第一和第二振荡电流信号。然后，提高 振荡信号的频率直到获得最大电流并同时确保所述第一可变电阻器的第一节点的完全的 轨到轨转换(full rail to rail transition)。在此点处，然后，所述方法测量所述第一和 第二振荡电流信号的电流。这被用于使用公式CTSV= (IVl-IV2)/(fOTTPUT*Vl)计算由所述第 一振荡电流信号提供的负载的部分的电容值，其中CTSV为作为所述第一振荡电流信号的负 载而存在的硅通孔的频率相关电容，IV1为通过所述第一振荡电流信号提供的电流，IV2为 通过所述第二振荡电流信号提供的电流，VI为所述第一振荡电流信号的电源电压，fOTTPUT为 提供完全的轨到轨转换而获得的最高频率。优选地，所述第一和第二电阻器为可变电阻器，并且所述方法还包括用选择的电 阻器值的集合来配置第一和第二电阻器，以及利用用于所述第一和第二电阻器的电阻器值 的多个选择的集合重复测量步骤。所述重复的步骤优选用于测量与另外的PSR0级相关联 的多个硅通孔的电容。


图1示出了根据一个实施例的可配置的PSR0测量电路的高级(high-level)电路 图；图2示出了单个PSR0级的分为两部分的(two-part)电路图；图3示出了示例图2的FET控制信号的时序；图4示出了实施根据优选实施例的PSR0级的详细电路图；图5示出了一个实施例中的各种控制信号的逻辑组合；图6为配置表，其示出了什么数字控制输入值将PSR0电路配置为各种状态；图7A-7F示出了 PSR0电路的高级电路图，利用根据图6的表中列出的各种组合而 配置的开关来控制该PSR0电路；以及
图8为测量频率相关电容的方法的流程图，该方法可以利用在此描述的电路执 行。
具体实施例方式优选的技术为使用现有的基于电荷的串扰技术来获得低频DUT电容统计，但却使 用新颖的PSR0在线电容测量结构来获得随频率变化的电容测量。图1示出了根据一个实施例的可配置的PSR0测量电路的高级电路图。图示的电 路被用于测量目标硅通孔(TSV)或其他导电结构的频率相关电容，在位置CTSV处将目标结 构连接在电路中。通过使用可调节电阻器R1和通过使用去嵌入结构测量寄生电容CPAK的 影响，来帮助对目标结构的测量。在图示的PSR0电路100中具有两个区域，上部区域为提 供振荡信号fQSC的反馈逻辑电路15。使用串联连接的且散布有(interspersed with)包括 三态反相器14的反馈连接的延迟元件13产生反馈逻辑电路15。通过接收使能信号CV的 NAND门12来激活反馈电路15。当求反的(negated)使能信号CV为低时该NAND功能向可 配置的PSR0电路17提供逻辑高，从而反馈输出信号为低。使能信号CV还被反相并传送到在电路图的下部中示出的可配置的PSR0电路17。 通过NAND门18馈给PSR0电路17，组合PSR0电路输出的反馈和反相的使能信号CV。PSR0 电路17包括可配置为单独使用或成组使用以测量电容的多个级。当单独使用时，通过信 号fm驱动这些级，而当一起使用以测量平均电容时，通过之前的级的输出来驱动这些级。 在优选实施例中，可配置的PSR0电路17用于测量各信号传输路径，在优选实施例中，所 述信号传输路径为TSV，但也可以为其他类型的导电或半导电信号路径，例如，接触、迹线 (trace)、多迹线(poly trace)、或其他连接结构或其组合。也就是，这里使用的电路可以用 于测量各种类型的导电电路的频率相关电容，但优选用于测量TSV电容。将要测量的目标 电容被示出为CTSV，每一个CTSV符号表示将要测量的TSV。在优选方案中，测量的TSV在电路 中位于设计者想要测量相关联的电容的半导体器件的区域中。CPAK符号表示围绕TSV的电 路的寄生电容。当信号CV为低时，测量平均电容，而当信号CV为高时，测量单独的电容。分 频器19被连接到可配置的PSR0电路17的输出，以提供缩放的(scaled)频率信号fOTTPUT。图2示出了用于单个PSR0级的两个电路图。级200被示出为被包围在点线内，并 附带示出了同一电路的更详细的电路图。如下面进一步描述的，测量方法调整可变电阻器 R1和R2，然后操作PSR0电路来测量CTSV的电容。为了更易于引用，将PSR0级200的详细电路分成块(block) 101-105。块101用于 配置用于平均电容或单电容测量的级。对于平均电容测量，块101的开关S1在位置B，该 位置B允许代表信号的输入(in)从之前的级传送到块102中的节点D。块102的开关S2 和S3均被连接到节点D，允许信号in被施加到块103的两个输入。块103用于产生供给块 104 (器件204和206)和块105 (器件208和210)的NFET和PFET的非重叠的栅极控制信 号，以便消除交叉(crossbar)(贯通(shoot through))电流，并确保由块104传送的电流。 电压电源VI用于专门地对CTSV和CPAK充电。块103包括两个延迟元件，分别用其各自的延 迟时间DELAY1和DELAY2标示这两个延迟元件。DELAY 1的输出为PFET控制信号，其还被连 接到DELAY2的输入。DELAY2的输出经过AND门202，在该AND门202处，DELAY2的输出和 来自S3的输入信号被求与(ANDed)。PFET和NFET控制信号在被连接到其各自的晶体管的栅极之前还可以经过缓冲器。块104 (其可被称为“输出级”)包括具有FET晶体管204和206的第一驱动器以 及由第一驱动器通过电源电压VI驱动的电路节点。可变电阻器R1被附接到第一驱动器输 出，该可变电阻器R1连接到DUT(在该情况下为将要测量的电容CTSV)并连接到代表在测量 中将要补偿的TSV的寄生电容CPAK。块105包括第二驱动器，该第二驱动器包括FET晶体 管208和210，其被供给有电源电压V2，该电源电压V2优选被设定为等于VI但与VI隔离。 可变电阻器R2被附接到第二驱动器输出，该可变电阻器R2连接到寄生电容CPAK，该寄生电 容C-代表在测量中将要补偿的寄生电容。通过构建输出级(块104)的精确复制但不包 括TSV结构，将电容CPAK构建到去嵌入结构中。其他实施例可以使用作为精确复制的去嵌 入级105，但在用于产生与输出级104中的寄生电容等价的寄生电容的方法的背景下已知。 还应该注意，在一个优选实施例中，图示的晶体管204、206、208以及210中的每一个被实现 为两个相似的晶体管串联，其中这两个晶体管的栅极被并联连接。现在参考图2和3，图3示出了示例来自图2的FET控制信号的时序。图示的时序 开始于低开启信号in，该信号in开启PFET器件(PFET信号为低)并关断NFET器件(NFET 信号为低)。通过信号in的上升沿，PFET信号在DELAY1时间之后将变为高，这使PFET器 件关断。通过PFET的上升沿，NFET信号在DELAY2时间之后将变为高，这使NFET器件开启。 通过信号in的下降沿，NFET信号立即变为低，这使NFET器件关断。在DELAY 1时间之后， PFET信号变低，这使PFET器件开启，由此完成该时序。在该时序期间，NFET和PFET器件决 不会同时开启，由此消除了交叉电流。在图2中，对于包含由器件扫描链限定的选择的DUT的PSR0级的单电容测量，块 101的S1被连接到节点A，从而向节点D传送&。。块102的开关S2和S3被连接到节点D， 从而向块103的输入施加fm。在该模式下，块103的操作与上述平均测量的操作相同。对 于单电容测量，配置不包含选择的DUT的PSR0级，其中块102中的开关S2和S3被分别限 制为高和低，从而使PFET和NFET器件都关断。图4示出了实现根据优选实施例的PSR0级的详细电路图。图示的PSR0级电路 400包括开关S1、S2以及S3，在该实施例中，利用传输门实现这些开关。还示出了控制各种 传输门的逻辑信号。利用由信号ml和mlb控制的两个传输门实现开关S1。在每一种情况 下，使用信号及其逻辑反来激活传输门的互补对以实现每个开关。也就是，信号mlb为信号 ml的反相，信号plb为信号pi的反相。图4还示出了一系列其他开关(S4-S13)，在该实施例中，利用单个传输门实现这 些其他开关中的每一个。用进行门控制的逻辑信号来标示这些传输门的控制端子。参考图 5和6，更详细地描述控制这些门的组合逻辑。开关S4-S6选择性地将各节点连接到第一驱 动器的输出。开关S4和S7操作用于分别连接到Forceljl和ForCel_L节点。这些节点是 电源电压，优选被隔离，这些电源电压用于将驱动器输出节点加载到用于特定测试模式的 希望的电压。开关S5和S8操作用于分别连接到Senseljl和SenSel_L节点，当需要时这些 节点被附接到用于测量各自的电压的电压感测电路。开关S6操作用于将驱动器输出节点 连接到Leakage节点，该节点用于使当前未用于测量的PSR0级电路中的泄漏电流最小化。 如下面参考图7F进一步描述的，Leakage节点被连接到VI电压，以使跨过PFET 204的泄 漏最小化。
7
图5示出了在一个实施例中各种控制信号的逻辑组合。通过四个数字控制输入 Sel0-Sel2来控制该电路。使用图示的逻辑组合产生控制信号ml、mlb、pi、plb以及p2。图6为配置表，其示出了什么数字控制输入值将PSRO电路配置为各种状态。图 7A-7F示出了的PSRO电路的高级电路图，利用根据图6的表中列出的各种组合而配置的开 关来控制该PSRO电路。注意，当使用该级时，PSRO级电路的每一个分支(具有第二驱动器 的去嵌入支路，或具有第一驱动器的DUT支路)被类似地配置。也就是，在图7A-7F中，电 阻器R代表Rl或R2。图7A示出了基准配置，其描绘出涉及其他附图7B-7F的所包括的所 有输入信号。图7B示出了 PSRO级的平均电容配置，当测量所有被连接的DUT的平均值时， 为PSRO电路中的所有级(例如，图1中示出的四个级)激活该配置。图7C示出了用于测量 单个的选择的DUT的电容的单电容测量配置。图7D示出了当如图7那样对选择的DUT进 行测量时，用于未选择的DUT的单电容配置。例如，如果选择了图1中的第一 PSRO级，其将 被配置为与图7C的一样，而其他三个级被配置为与图7D的一样。可以选择任何的单个级。 图7E示出了用于测量单个的选择的DUT的电阻的单电阻配置，该配置用于包含选择的DUT 的级，并且图7F包含单电阻配置，该配置优选用于对选择的级进行单电阻测量时的所有未 选择的级。图8为用于测量频率相关电容的方法的流程图，可以利用在此描述的电路执行该 方法。用于测量信号传输结构的频率相关电容Ctsv的所述方法800开始于块802，块802将 第一 PSRO级中的第一和第二可变电阻器(Rl和R2)配置到选择的电阻器值的集合。在块 803，该方法使用加载/感测技术，优选地加载希望的电流并测量所产生的电压，来测量被 测的导电结构的电阻。接下来，在块804，该方法向第一和第二驱动器(例如，由FET 204、 206和FET 208、210构成)提供振荡信号以将电流驱动到PSRO级中的第一和第二电阻器， 并提高(块806)振荡信号的频率直到获得通过第一驱动器的最大电流且同时确保第一驱 动器的输出上的完全的轨到轨转换。应理解，“完全的轨到轨转换”意味着电压摆动在预定 的限制内，该限制适合于特定的被测电路。在超过轨到轨限制之前的最高频率点处，该方法 测量通过第一和第二驱动器的电流(块808)。利用测量的电流，该方法在块810计算由第一 驱动器驱动的负载的电容值，该计算优选使用公式Ctsv = (IVl-IV2)/(fOTTPUT*Vl)，其中Ctsv 为作为第一驱动器输出上的负载而存在的硅通孔的频率相关电容，IVl为通过第一驱动器 的电流，IV2为通过第二驱动器的电流，Vl为第一驱动器的电源电压，fOTTPUT为利用轨到轨转 换实现的最高频率。该方法还可以包括在块812计算时间常数电容Crc= IVl/(fOTTPUT*Vl)。 通过该值，在块814，该方法可以计算时间常数TC = R*Crc，其中R为由第一驱动器驱动的电 阻器的值。然后，在块816，该方法记录每一个随TC变化的CTSV。可以使用用于可变电阻器 Rl和R2的不同值来对单个PSRO级重复该方法，直到完成所有希望的测量。在块818，该方法将重复各步骤，直到使用了所有希望的电阻器值。优选地，从已 知的工艺变化，使用对可能的目标DUT电容的初始估计来配置电阻值。对于已知的电阻，可 能的电容的范围中的每一个将具有相关联的转换速率(slew rate)。电阻器值被选择为跨 过可能的转换速率范围来表征电路。例如，在提交该申请时采用的一种方法中，CTSV+CTSV(在 输出级驱动器电路上的电容性负载)的可能的电容值的范围可以为10到80飞法。假设 电容在目标范围内的某处(但却不知道确切的电容)，将可变电阻器值选择为产生希望范 围的转换速率。例如，在提交时，10皮秒的转换速率被认为是快的转换速率，而1纳秒的转换速率被认为是慢的。可以将电阻值选择为在最高和最低预期的电容值处提供这样的转 换速率。在一个简化的实施例中，可变电阻器可以被实现为仅仅提供两个电阻器值的简单 传输门结构或其他结构，被构建为提供高和低转换速率。其他实施例可以使用具有高粒度 (granularity)的可变电阻器以在该范围中进行更多的测量。然后，对与需要进行测量的 每一个PSRO级重复类似的步骤。然后，该方法测量多个PSRO级的平均Ctsv，如块822所示。 优选地，该步骤跨过在电路中被连接在一起的所有PSRO级而测量平均值。其他实施例可以 跨过所有级中的一部分级而求平均。这里所使用的术语“包括”、“包含”、“具有”等等应被理解为是开放式的，S卩，意义 为包括但不限于。上述优选实施例旨在示例本发明的原理，而不限制本发明的范围。本领域的技术 人员可以实现各种其他实施例和对这些优选实施例进行修改，而不脱离本发明的范围。
权利要求
一种用于测量集成电路器件上的信号传输结构的频率相关电容的电路，所述电路包括(a)多个PSRO(性能扫描环振荡器)级，每一个性能扫描环振荡器级包括(i)输入级电路，其包括开关和两个输入端子，所述开关用于将来自所述两个输入端子中的一个的信号选择性地耦合到信号延迟电路的输入端子；(ii)所述信号延迟电路，其包括PFET控制端子和NFET控制端子以及至少一个延迟元件，所述信号延迟电路操作用于将所述信号施加到所述PFET和NFET控制端子以使它们不会同时开启；(iii)驱动器级电路，其包括第一和第二驱动器，所述第一和第二驱动器中的每一个具有输出以及PFET和NFET晶体管，所述PFET控制端子被连接为控制两个驱动器的所述PFET晶体管，所述NFET控制端子被连接为控制两个驱动器的所述NFET晶体管；(iv)所述第一驱动器的所述输出被并联连接到第一可变电阻器和PSRO级输出端子，所述第一可变电阻器被串联连接到第一测量电容，所述第一测量电容包括第一寄生电容部分和第二目标电容部分；以及(v)所述第二驱动器的所述输出被连接到第二可变电阻器，所述第二可变电阻器被串联连接到第二测量电容，所述第二测量电容包括寄生电容部分；(b)所述多个PSRO级被串联连接，其中其PSRO级输出端子被连接到串中的随后的PSRO级电路的第一输入端子；(c)使能信号，其被连接到第一PSRO级的所述第一输入端子；(d)振荡控制信号，其被连接到每一个PSRO级的第二输入端子；以及(e)电流测量电路，其操作用于测量每一个PSRO级的所述第一和第二驱动器中的电流。
2.根据权利要求1的电路，其中所述信号延迟电路中的所述至少一个延迟元件包括第 一延迟元件，所述第一延迟元件将延迟电路输入连接到所述PFET控制端子且并联连接到 第二延迟元件的输入，所述第二延迟元件输出被耦合到所述NFET控制端子。
3.根据权利要求2的电路，其中所述第二延迟元件连接到AND门的第一输入，所述AND 门的第二输入连接到所述延迟电路输入，并且所述AND门的输出连接到所述NFET控制端 子。
4.根据权利要求3的电路，还包括在所述PSRO级中的四个传输门，所述四个传输门操 作用于以不同的模式配置所述PSRO级。
5.根据权利要求1的电路，其中每一个PSRO级适于被独立地操作，以测量与每一个级 相关联的各传输结构的电容值。
6.一种测量集成电路器件上的信号传输结构的频率相关电容的方法，所述方法包括以 下步骤(a)将第一PSRO(性能扫描环振荡器)级中的第一和第二可变电阻器配置到选择的电 阻器值的集合；(b)向第一和第二驱动器提供振荡信号以将电流驱动到所述第一PSRO级中的所述第 一和第二电阻器中，并且提高所述振荡信号的频率直到获得通过所述第一驱动器的最大电 流并同时确保所述第一驱动器的输出上的完全的轨到轨转换；(C)在步骤(b)中确定的点处，测量通过所述第一和第二驱动器的电流；(d)使用公式Ctsv=(IVl-IV2)/(fQUTPUT*Vl)计算由所述第一驱动器驱动的负载的一部 分的电容值，其中Ctsv为作为所述第一驱动器输出上的负载而存在的硅通孔的频率相关电 容，IVl为通过所述第一驱动器的电流，IV2为通过所述第二驱动器的电流，Vl为所述第一 驱动器的电源电压，f0UTPUT为在步骤(b)获得的最高频率；以及(e)利用用于所述第一和第二可变电阻器的不同的选择的电阻器值的集合来重复步骤 (a)-(d)。
7.根据权利要求6的方法，其中所述重复的步骤还包括计算时间常数电容Crc= IVl/(f〇UTPUT*Vl) °
8.根据权利要求7的方法，其中所述重复的步骤还包括计算时间常数TC= R*Crc，其中 R为由所述第一驱动器驱动的电阻器的值。
9.根据权利要求8的方法，其中所述重复的步骤还包括记录每一个随TC变化的CTSV。
10.根据权利要求9的方法，其中所述重复的步骤还包括测量包括所述第一PSRO级的 多个PSRO级中的平均CTSV。
11.根据权利要求6的方法，其中所述重复的步骤还包括测量与另外的PSRO级相关联 的多个硅通孔的电容。
12.一种测量集成电路器件上的信号传输结构的频率相关电容的方法，所述方法包括 以下步骤(a)向在选择的PSRO(性能扫描环振荡器)级电路中的第一和第二可变电阻器分别提 供第一和第二振荡电流信号，并且提高所述振荡信号的频率直到获得最大电流并同时确保 所述第一可变电阻器的第一节点的完全的轨到轨转换；(b)在步骤(a)中确定的点处，测量所述第一和第二振荡电流信号的电流；以及(c)使用公式Ctsv=(IVl-IV2)/(f0UTPUT*Vl)计算由所述第一振荡电流信号提供的负载 的一部分的电容值，其中Ctsv为作为所述第一振荡电流信号的负载而存在的硅通孔的频率 相关电容，IVl为通过所述第一振荡电流信号提供的电流，IV2为通过所述第二振荡电流信 号提供的电流，Vl为所述第一振荡电流信号的电源电压，fOTPUT为通过在步骤(a)的完全的 轨到轨转换而获得的最高频率。
13.根据权利要求12的方法，其中所述第一和第二电阻器为可变电阻器，并且所述方 法还包括用选择的电阻器值的集合来配置第一和第二电阻器，以及利用用于所述第一和第 二电阻器的多个选择的电阻器值的集合重复步骤(a)-(c)。
14.根据权利要求13的方法，其中所述重复的步骤还包括测量与另外的PSRO级相关联 的多个硅通孔的电容。
全文摘要
本发明涉及测量信号传输结构的频率相关电容的方法及其电路。使用可配置的PSRO测量电路来测量目标硅通孔(TSV)或其他导电结构的频率相关电容。通过使用可调节的电阻器和去嵌入结构测量寄生电容CPAR的影响，来帮助对目标结构的测量。对被测器件(DUT)和去嵌入结构二者都进行电流测量。通过这些测量，计算DUT的频率相关电容。
文档编号G01R27/26GK101930032SQ20101020514
公开日2010年12月29日 申请日期2010年6月13日 优先权日2009年6月23日
发明者J·D·海斯, K·B·阿加瓦尔 申请人:国际商业机器公司