专利名称：电力光学电压传感器光信号数字采集模块的制作方法
技术领域：
本发明涉及一种电力光学电压传感器光信号数字采集模块，用于高压电力测试中光电电压互感器的光信号数字采集与处理，属于电力自动化技术领域。
电力光学电压传感器主要由三个部分组成，绝缘主体单元、光学晶体敏感单元、数字信号实时处理单元。其中数字信号实时处理单元又由光信号数字采集模块和光信号数字处理模块组成。光信号数字采集模块是用来采集经过光电转换放大处理后的模拟信号并将其转换成数字量。
目前在高压电力测试系统中电压的测量主要是采用传统的电磁感应式的电压互感器(VT-Voltage Transformer)和电容分压式互感器(CVT-CapacitanceVoltage Transformer)，这两种电压互感器已经有较长时间的使用历史。随着电力系统传输的电力容量越来越大，电压等级越来越高，也已充分暴露了它本身存在的缺点和问题体积大而笨重，造价高，因有铁心而存在铁磁饱和铁磁谐振和磁滞现象，频带较窄，易使快速变化的信号产生畸变，采用油作为填充而易发生爆炸，给电力系统运行的安全带来隐患，需要复杂而昂贵的绝缘措施等等。
为实现这样的目的，本发明设计的模块采用两路同步采样异步传输方式，在软件的实现上采用自适应滤波器对信号进行进一步的处理。主要由两路信号放大电路、两路模数转换电路、两路锁存电路以及DSP模块组成。各模块的连接关系如下在光电信号的输入端分别接上由运算放大器与外围电阻连接组成的信号放大电路，信号放大电路的输出端分别连接模数转换器的输入端，模数转换器与其外围电路构成模数转换电路。模数转换器的输出数据线与锁存电路的输入端相连，对输入的数据起到缓存作用，锁存电路的输出数据线与DSP模块的数据线相连，并连接好电路的控制线和外围元器件。
采集到的信号首先通过两路放大电路后，在两路模数转换电路中进行模数转换，然后通过锁存电路锁存，最后在DSP模块中使用自适应滤波进行处理，滤除混入信号中的噪声。
采样数据的自适应滤波器除了包括一般按照某种结构设计的滤波器外，还有一套自适应滤波算法。自适应算法是根据某种判断规则来设计的，本发明中采用最小均方误差算法(LMS)，即理想信号d(n)与滤波器输出y(n)之差e(n)的平方值的期望值最小，并且根据这个判断来修改滤波器的权系数Wi(n)。
滤波器的输出y(n)表示为y(n)=WTX(n)=Σi=0N-1wi(n)*x(n-i)]]>X(n)＝[x(n)x(n-1)...x(n-N+1)]T为输入矩阵，其中，W(n)＝[w0(n)w1(n)...wN-1(n)]T为全系数矩阵。均方误差ε可表示为ε＝E[e2(n)]＝E[(d(n)-y(n))2]其中，e(n)＝d(n)-y(n)。则采用Widrow-Hoff的LMS算法的自适应滤波器权系数迭代公式为
W(n+1)＝W(n)+2μ*e(n)X(n)上式中的μ为自适应系数的取值(一般在叠代过程中取常数)，e(n)为使均方误差ε最小时的取值。
本发明可以用于双光路系统，能够同时测量晶体上的两路电场光学信号，满足测量算法的要求，能有效消除混入信号的各种干扰，为数字信号处理器DSP复原算法的处理提供准确有用的信号。
图2为可编程标志和混合选择控制寄存器示意图。
图3为本发明采用的自适应算法的程序流程框图。
如

图1所示，本发明的信号采集模块主要由两路信号放大电路、两路模数转换电路、两路锁存电路以及DSP模块组成。在光电信号的输入端分别接上由运算放大器与外围电阻连接组成的信号放大电路，信号放大电路的输出端分别连接模数转换器的输入端，模数转换器与其外围电路构成模数转换电路。模数转换器的输出与锁存电路的输入端相连，锁存电路的输出与DSP模块相连。
由于前端两路的信号采集、放大、模数转换、锁存在设计上是一样的，所以只对其中一路进行说明。信号放大电路通过传感器采集到的信号一般都很微弱，需要进行放大后，才能处理，所以信号放大电路在采集模块的设计中具有及其重要的地位。由于OPA628是一种低失真宽频带的运算放大器(微分增益偏差为0.015％，微分相位偏差为0.015°，带宽为160MHz)，所以它不仅起到信号放大的作用，而且也可以为高精度的A/D转换器提供输入缓冲和噪声隔离。此外，它还包含有电压反馈放大器的所有优点，比如，高阻抗输入、高通用模式、反射和对称的微分输入灵活性、低噪声和输入宽频带，在需要宽的动态范围和高精度的应用中具有很大的竞争力。基于OPA628运算放大器的这些优点，本发明选择它并如图1在其外部接上电阻组成信号放大电路，并与模数转换器连接。模数转换电路由于系统要求的精度为0.1％，故模数转换器A/D可选用ADS7815。ADS7815是一个28脚SOIC贴片封装的高精度高速度的模拟数字信号转换芯片，ADS7815的采样工作频率为250KHz，具有很好的AC特性。平均采样一次时间大概为3.3us到4us之间，采样数据为16位，有足够的精度和时间来满足要求。ADS7815完成转换通过S/H、REF、CLOCK等逻辑控制。对100KHz的输入，其SFDR(Spuriousfree dynamic range)为96dB min。其SINAD为84dB min，输入信号范围为2.5V，可在工业温度为-25到+85范围内使用。
ADS7815可以用内部2.5V电源或者用一个外部的参考电源，其中外部参考电源的范围为2.3V-2.7V。当用内部标准电源时，输入模拟电压范围也就为±2.5V，同时在引脚REF应该并联一个0.1μF瓷电容和一个2.2μF电容到地，而且两个电容应该尽量靠近ADS7815。尤其是0.1μF的瓷电容应该尽可能的靠近，这一点非常重要。这个内部标准电源不应该用于驱动大的负载或者动态负载，这样会减少参考电压和相应的ADS7815的模拟电压输入范围。当用外部电源时，这个外部电源也就相应设置了ADS7815的输入模拟电压范围为±VREF。
在引脚CAP处的电压是内部参考标准电源的缓冲输出端，因此在这一引脚上并联一个0.1μF瓷电容和一个2.2μF电容到地，同样两个电容应该尽量靠近ADS7815，尤其是0.1μF的瓷电容应该尽可能的靠近。而且由于在CAP引脚信号有高频的小脉冲干扰(由内部的电容阵列变换引起)，不能用于提供给外部电路作为电源端。
采样时，首先用/CS的下降沿启动A/D转换。在转换过程中数据的输出是三态的，/BUSY的信号为低电平，当接近转换结束数据输出有效，输出的数据是转换的结果。在经过一些延迟一段时间之后，/BUSY信号变为高电平，而/BUSY的上升沿通常用于锁存数据结果。
R/C和/CS信号控制着转换的开始，当不在转换过程中时，数据总线输出D15-D0数据。通过使/CS变低电平和R/C变低电平可能启动A/D转换。但是这样做不是很好，它将使信噪比大大下降，这是由于当采样和保持转化成保持模式时数据输出处于三态，数据输出的变化将导致保持电容的噪声。如果不在转换过程中或者转换过程刚刚结束，当R/C为高电平而/CS为低电平时，数据总线的数据输出有效。在转换的过程中如果在/BUSY变高电平后使R/C和/CS保持低电平250ns，这将会启动一个新的转换，而在采样和保持中没有足够的合理的采样周期时间，因此在/BUSY变高电平后的250ns中，R/C必须保持高电平或者/CS必须保持高电平。R/C和/CS在开始转换前和最后的转换期间必须保持稳定状态。为了启动转换，在/CS是低电平之前R/C必须保持低电平至少100ns。在转换的开始时候，确切的说是在转换开始的200ns之内，R/C和/或者/CS必须保持高电平。如果这些时间没有保证，那么有可能这些数字信号的传输将影响转换结果，在信号采集模块的系统设计电路图中，我们用三个与非门从一个单一的负电平脉冲来产生R/C和/CS信号。锁存电路锁存电路选用74HC574来实现，74HC574在A/D转换器ADS7815和DSP模块ADSP2181之间起着隔离作用，这个隔离作用也非常重要。因为数字信号在传输的时候会影响ADS7815的转换精度，尤其是A/D转换器的最小电压为76μV。同样也可用其他FIFO或相似类型的存储设备来实现这一锁存和隔离功能。如果不选择用锁存电路把ADS7815和ADSP2181之间用数据总线连接起来，这样对数据的传输是非常不利的。由于时序的原因，只有在A/D转换器采样周期时进行读数据总线的数据，而其他时间数据总线是三态输出的，但这非常困难。通过采用锁存电路就轻易解决了这一问题，使得转换和读数据都在编程指令控制之下。DSP模块本发明的双A/D采样可根据DSP模块时序上的特征分时采集，由于数据总线只有一条应对两个A/D分时读数，在程序中设定了两者读数的时间差异为1us。在图1中两路A/D共用D15-D0的数据总线，同时共用一个启动转换脉冲信号。OCA为第一路A/D的片选信号，而OCB为第二路A/D的片选信号，共用一个启动转换脉冲是为了使得同一时刻的两路A/D同时启动进行采样和转换，这样采样得到的数据是同一时刻的信号数据值，从而使下一步的信号处理具有可比性。
采样程序通过ADSP2181芯片上的PF口PF0-PF7来控制两片A/D的采样和数据传输，其中用PF口的PF1(CONV)控制两片A/D的启动脉冲信号，PF6(OCA)来控制第一路A/D的片选信号，PF7(OCB)来控制第二路A/D的片选信号。通过程序设定分别对PF1、PF6、PF7进行控制就可实现对两路A/D的数据采样。
在进行程序控制采样前先必须对8个通用的标志引脚PF口进行初始化设置，这些引脚能通过程序设定成为输出或者输入，将它们在缺省状态下(也即是在系统复位后)设定为输入引脚，这些标志引脚由两个寄存器进行控制，它们为可编程标志和混合选择控制寄存器和可编程标志数据寄存器。其中可编程标志和混合选择控制寄存器控制引脚的输入输出方向1＝“输出”，0＝“输入”，可编程标志数据寄存器用于读或写引脚的数据状态。当引脚设定为输入时读数据与处理器时钟同步，当设定为输出时在引脚上驱动设定的输出信号状态。当读可编程标志数据寄存器时，任何被程序设定为输出的引脚将显示与刚驱动输出电平信号相对应的数字值。
在A/D采集中，将使用的相应PF口设定成作输出用，即设置PF口的可编程标志和混合选择控制寄存器为如下状态(其相应的DM中的地址为0X3FE6)，可编程标志和混合选择控制寄存器的意义和描述见图2所示，用ADSP2181汇编语言表示如下ax0＝0x77c2dm(0x3fe6)＝ax0用以上汇编语言将用于A/D采样的PF口的PF1、PF6、PF7设成输出方式。同时必须对可编程标志数据寄存器写入相应的数据值，使相应引脚的输出为设定的方式ax0＝0x00c2
dm(0x3fe5)＝ax0ax0＝0x00c0dm(0x3fe5)＝ax0其中，0x3fe5为可编程标志数据寄存器的相应DM中的地址，可编程标志数据寄存器的D7-D0位分别对应PF口的相应引脚PF7＝PF0。
为了在处理器的寄存器和I/O存储空间之间交换数据，利用ADSP2181的汇编指令I/O读Dreg＝IO(address)和I/O写IO(address)＝Dreg指令，同时利用存储映射I/O接口来交换A/D采集的数据。但ADSP2181的存储映射I/O与ADSP21XX系列的处理器有所不同，它不象其他处理器一样需要存储映射接口连到PM或DM存储空间，ADSP2181有它独立的I/O空间。为了管理I/O空间的访问，它们有外部存储选择线/IOMS，这个选择线使访问I/O时无须再添加额外的译码硬件电路，可以访问2K 16bit的数据。
I/O存储空间的特点能提供直接地址访问，支持16位数据的传输，设置了四个等待状态寄存器，对外部访问提供I/O选择引脚，有独立快捷的汇编指令代码，支持I/O的读写访问，对并行外设无须外部的地址译码等。
在软件设计中无须在系统结构文件中用·PORT前缀来申明是I/O口，只要在汇编程序开始时利用·CONST来直接定义I/O口地址，而在程序中利用ADSP2181提供的汇编指令直接访问I/O就可以。在访问I/O中需要用到DSP提供的数据寄存器，不能用其他寄存器来读写。
由于是同时发启动脉冲给两路A/D采集，ADS7815进行采样，按照上述的时序图经过一定的时延后，采样和转换结束，通过数据总线分别读取两路A/D的采集数据。由于数据是经过74HC574锁存，只要没有发再次的启动脉冲，两路A/D采集的数据是同一时刻的采样值，所以此时只要分别打开74HC574的锁存电路，读取两路各自信号采样数据即可，在读取中两路信号无所谓时间的先后，分别将采样数据保存在AY0、AY1中。AY0和AY1即为程序出口，这样就完成了两路A/D的同步采集要求。采样数据的自适应滤波采样数据种或多或少带有干扰信号，为了消除这些干扰，有必要设计滤波器对采样信号进行滤波。滤波器的设计是在DSP模块中通过软件的方法实现的。为了达到更好的滤波效果，在DSP模块中设计一个自适应滤波器。由于自适应滤波器的算法较复杂，故对它单独进行说明。
由于ADSP2181指令集提供了灵活的输出传送和多功能指令，指令系统功能强大，汇编语言采用代数语言，易于编写可读性好。这一切为实现自适应滤波器的设计提供了良好的条件。LMS自适应算法的程序流程框图如图3所示。
在设计自适应滤波器时必须注意以下问题初始化工作算法中的输入参数X(n)在本系统的应用中就是用A/D采样得来的数据，需要为采样数据在DSP的RAM中分配空间。为了节省空间和算法的便利性，利用DSP的特点把它分配为循环RAM空间并初始化，滤波权系数也分配为循环RAM空间且为它预先分配初始系数。同时对滤波器阶数N自适应步长μ，系统期望的输出值和中间变量分配空间，其中N个采样值可以通过调用外部的AD采样程序得到。算法的内部运算由于ADSP2181提供了I寄存器、L寄存器、M寄存器和相关的汇编指令，利用间接寻址方式结合类似于高级语言的循环指令，通过各自计算以上分析所得的公式，最终计算下一时刻的权系数值wI(n+1)。用这组计算得到的权系数值刷新ADSP2181的存储空间，从而为滤波处理下次的迭代提供更为适合实际的一组权系数。
在这一计算过程中，既要充分利用DSP提供的强大运算和指令功能，同时也要注意它的特殊要求。如在分配循环RAM时一定要初始化L寄存器，这一点对于复位上电系统尤其重要。因为系统复位后I、M、L寄存器置任意值。ADSP2181提供的多流水线并行处理的能力，使得在一个周期内可同时执行乘加操作和取指令，这一点对于自适应算法来说大大节约了运算的时间，提供了算法的实时性。比如，在计算W(n+1)＝W(n)+2μ*e(n)X(n)时，一个操作数在MX0寄存器中另一操作数在MY0寄存器中，然后执行MR＝MR+MX0*MY0，在一个指令周期就相当于执行了三条一般的汇编指令。当滤波器的阶数增加时给整个系统实时性带来很大的帮助。
系统输入矩阵X(n)必须进行A/D实时采样更新，总是取当前和前N-1时刻的N个采样值，这可防止系统输出信号跳变，也可合理的进行yn值的估算。选取滤波器的阶数N为64，自适应步长因子μ为0.007，对于上述选取得数据对DSP进行编程。自适应系数μ的取值应保证|1-2μλmax|＜1，其中λmax为输入自相关矩阵中的最大特征值，但λmax很难求得，可采取如下估算，确定μ的范围0＜μ＜1/Pmax其中Pmax＝(UR/2)2，UR为参考输入信号峰峰值，μ一般在迭代过程中取常数，这样处理算法上能保证简单，但在迭代过程中的取值大小将直接影响到收敛速度估计值的方差和算法的稳定性，就如在本例中按照目前的设计，如果取μ值大于0.01的话，算法就不收敛。一般收敛速度和收敛精度是矛盾的，选取小的μ值能获得较高的收敛精度，选取适当大的μ值能获取较快的收敛速度，为了解决这个问题可以采取变化的自适应系数，开始迭代时μ取较大值，随着迭代次数的增加μ取值逐渐减少，这种迭代方法使系统在开始收敛速度快，收敛过程平稳，可加快收敛过程，也提高了收敛精度。自适应滤波器阶数NN较小的时候增加N，被利用的信息增多，估计结果更准确。滤波器阶数N的取值影响滤波总的计算时间，阶数越高计算时间越长，同时滤波迭代的时间也越长，影响滤波计算的迭代收敛速度，收敛速度慢。滤波器的跟踪信号变化的能力也差，实时性能差。一般在相同的自适应系数的条件下，N值越大滤波器跟踪信号变化的能力越强，但有一点必须注意N值取得越大，相应的自适应滤波系数应取得越小，总的来说滤波器阶数N值有一最佳值。
试验效果表明，此自适应滤波器具有十分明显的效果，尤其对于随机冲击尖峰干扰脉冲信号具有很好的抑制作用。
权利要求
1.一种电力光学电压传感器光信号数字采集模块，其特征在于采用两路同步采样异步传输方式，并采用自适应滤波器对信号进行处理，主要由两路信号放大电路、两路模数转换电路、两路锁存电路以及数字信号处理DSP模块组成，在光电信号的输入端分别接上由运算放大器与外围电阻连接组成的信号放大电路，信号放大电路的输出端分别连接模数转换器的输入端，模数转换器与其外围电路构成模数转换电路，模数转换器的输出与锁存电路的输入端相连，锁存电路的输出与DSP模块相连，采集到的信号首先通过两路放大电路后，在两路模数转换电路中进行模数转换，然后通过锁存电路锁存，在DSP模块中使用自适应滤波进行滤除噪声处理。
2.如权利要求1所说的电力光学电压传感器光信号数字采集模块，其特征在于DSP模块中的自适应滤波算法采用最小均方误差算法LMS，即理想信号d(n)与滤波器输出y(n)之差e(n)的平方值的期望值最小，并且根据这个判断来修改滤波器的权系数Wi(n)。
3.如权利要求1或2所说的电力光学电压传感器光信号数字采集模块，其特征在于模数转换电路中，模数转换器采用ADS7815，其引脚REF并联一个0.1μF瓷电容和一个2.2μF电容到地，引脚CAP上并联一个0.1μF瓷电容和一个2.2μF电容到地。
4.如权利要求1或2所说的电力光学电压传感器光信号数字采集模块，其特征在于采用ADSP2181芯片，两路模数转换电路A/D共用芯片中D15-D0的数据总线，OCA为第一路A/D的片选信号，而OCB为第二路A/D的片选信号，同时共用一个启动转换脉冲信号，使得同一时刻的两路A/D同时启动进行采样和转换。
全文摘要
一种电力光学电压传感器光信号数字采集模块，采用两路同步采样异步传输方式，并采用自适应滤波器对信号进行处理，采集到的信号首先通过两路放大电路后，在两路模数转换电路中进行模数转换，然后通过锁存电路锁存，最后在DSP模块中使用自适应滤波进行处理，滤除混入信号中的噪声。本发明可以用于双光路系统，能够同时测量晶体上的两路电场光学信号，满足测量算法的要求，有效消除混入信号的各种干扰，为数字信号处理器DSP复原算法的处理提供准确有用的信号。
文档编号G01R19/25GK1434299SQ0311555
公开日2003年8月6日 申请日期2003年2月27日 优先权日2003年2月27日
发明者杨煜普, 宋军强, 余致春 申请人:上海交通大学