专利名称：三相电能计量sopc芯片的制作方法
技术领域：
三相电能计量S0PC芯片
(一) 技术领域 本实用新型涉及一种三相电能计量SOPC(System On Programmable Chip)芯片， 具体讲是一种集成了三相电能表所需的全部核心电路，包括微处理器、电能计量、各种控制 器以及通信接口等的SOC芯片。利用该芯片，电表设计者可以根据需要对芯片的硬件结构、 功能特点、资源占用等进行灵活构建与编程，从而在相当短的周期内用很低的成本就可以 开发出目标产品。属于仪器仪表技术领域。
(二) 背景技术 在中国的电能表市场上，电子式电能表约占30 40%，其中单相电子式电能表的 年需求量稳定为2000万只左右，三相电子式电能表已增长到600万只以上。电子式电能表 具有精度高、功能强、寿命长等优点，剩余60 70%的传统机械表正逐渐被电子式电能表 所替代。电子式电能表渐成主角为其核心器件——电能计量芯片带来巨大的市场机会。电 能计量芯片的技术水平直接决定了电子式电能表的各项性能指标，例如电子式电能表的计 量精度、可靠性和长期使用寿命等。 目前在国内，单、三相电能表的设计规范还不是很严格。各个电能表制造厂家在 对三相电能表的功能设计上都没有明确的标准，基本上是按照客户提出的要求，选择市场 上已有的CPU、电能计量芯片及外围硬件模块进行具体的设计。这样，每次不同功能要求的 设计项目都需要对原有的软硬件设计方案做出相应的调整。其中，对硬件设计方案的改变 可能会对产品安全可靠性造成很大的影响，同时也会给设计制造厂家带来更多的投资及不 便。 如果能够将电能表所需的全部核心电路(例如微处理器，电能计量芯片、各种控 制器与通信接口等)放在同一芯片上，就可以大幅縮小整个系统所占的面积，同时还会减 少外围驱动接口单元及电路板间的信号传递，加快微处理器数据处理的速度，内嵌的线路 还可以避免外部电路板上信号传递所造成的系统干扰。 目前国内外仅有少数几个集成电路企业设计和生产电能计量芯片，可以归纳为以 下几个特点 參大部分芯片在功能上以全定制的ASIC(Application Specificlntegrated Circuit)芯片为主，只完成计量，片内不集成MCU(MicroControl Unit)。因而SOC(System On Chip)单芯片的设计是电能芯片的一个研究热点。 參国外最新研制了三相S0C单芯片(71M6513)，但片内集成的是8051单片机，由 于8051单片机是IP(Intelligent Propriety)硬核，体系结构不可变，因此这种S0C芯片 的灵活性差，价格高。 參国内也朝S0C单芯片方向发展，目前，只有珠海炬力一家公司在05年研制了一 款单相SOC芯片(ATT7023))，但该款芯片只能用于单相电能计量，相对来说性能指标较低 (精度0.5级)，目前还没有挂网使用。 其中，S0C，即为System On Chip :片上系统(系统级芯片)，一种结合了许多功能模块和微处理器核心的单芯片电路系统。是一种在结构上以嵌入式系统结构为基础，集软 硬件与一体的系统级芯片。 而SOPC，即为System On Programmable Chip :片上可编程系统，或者说是基于大 规模FPGA (Field Programmable Gate Array,即现场可编程门阵列)解决方案的S0C。它 是现代计算机辅助技术、EDA (Electronic DesignAutomation)技术和大规模集成电路技 术高度发展的产物。SOPC技术的目标就是试图将尽可能大而完善的电子系统，包括嵌入式 处理器系统、接口系统、硬件协处理器或加速器系统、DSP系统、存储电路以及数字系统等， 在单一的FPGA中实现，使得所设计的电路系统在其规模、可靠性、体积、功耗、功能、性能指 标、上市周期、开发成本、产品维护及其硬件升级等方面实现最优化。
(三)实用新型内容 本实用新型的目的在于提供一种基于NI0S II微处理器的三相电能计量S0PC芯
片，主要面向三相电能表的设计，设计者可以根据用户需求对该芯片的硬件结构、功能特
点、资源占用等进行灵活构建，从而在相当短的周期内用很低的成本就可以开发出目标产
品，而不是被动地跟随和使用市场上已有的MCU进行"僵硬的硬件连结和拼装"。本实用新型提供的三相电能计量SOPC芯片，内部包括AD控制器，FIFO(First In
First 0ut，即先进先出数据缓存器)，电能计量、配置寄存器、NI0SI1软核微处理器、日历时
钟接口，DFC (Digital to Frequency Converter,即数字频率变换器)，IIC接口以及LCD控
制器等部分。 所述的AD控制器的输入端与外部的信号采集板相连，输出端与先进先出数据缓 存器的输入端相连；先进先出数据缓存器的输出端连接电能计量模块；该电能计量模块 同时与配置寄存器的输入端相连，配置寄存器的输出端与数字频率变换器的输入端相连， 数字频率变换器的输出端相连LCD控制器；NIOSII微处理器也同LCD控制器相连，同时 NIOSII微处理器连接日历时钟接口及IIC接口 ；所述的日历时钟接口同时连接外部的日历 时钟芯片，IIC接口连接外部的驱动ROM。 其中，AD控制器的输入为信号采集板上采集到的三相电压和三相电流(6个通道 的串行数据)，AD控制器是按照AD73360芯片的时序，将输入的6个通道的串行数据转换成 并行数据并存储在相应的FIFO中；6通道的FIFO保存AD控制器送来的6通道1个周波的AD 数据，以便后面的运算使用，这样做还有一个好处就是电能计量模块可以实现流水线结构， 加快运算速度；电能计量模块主要是利用FPGA实现电能的有功、无功和视在功率的计量； 配置寄存器中保存配置数据、历史电量数据、冻结数据等等；NIOS II软核微处理器完成整 个电能计量芯片的调度工作；日历时钟接口与外部的日历时钟芯片相连，为芯片提供时钟 信息，供NIOS II软核微处理器使用，从而构成复费率电能表；DFC模块就是将计量后的电 能值转换成脉冲的个数输出，以便校表；IIC接口控制外部的1IC只读存储器AT24C256， AT24C256是美国ATMEL公司的二线串行电擦写可编程只读存储器；LCD控制器实现LCD的 驱动功能。 本实用新型一种三相电能计量SOPC芯片，其优点及功效在于该芯片集成了三相 电能表所需的全部核心电路，包括微处理器，计量芯片、各种控制器和通信接口等，可以大 幅縮小三相电能表的体积，同时还会减少外围驱动接口单元及电路板间的信号传递，加快
4微处理器数据处理的速度，内嵌的线路还可以避免外部电路板上信号传递所造成的系统干 扰；芯片本身可以在最简单的低端应用中充当独立的电能表；芯片集成度高，可靠性强，具
有可重构性。
(四)
图1所示为电能计量S0PC芯片的框图。
具体实施方式

以下结合附图和实施例，对本实用新型的技术方案做进一步阐述。 本实用新型提出了一个完整的三相电能计量S0PC芯片的前端设计方案，并立足
于实际的具体应用，给出基于Altera公司的32位NI0S II微处理器的FPGA实现方案。该
系统方案同样可以应用到单相电能表SOPC芯片设计中，只是需要修改相应的计量算法和
调整系统软件中相应的模块就可以了。 1.本设计采用NIOS II软核微处理器的原因 Altera公司的推出的NIOS II软核微处理器主要特性包括高效灵活的处理器模 块，可以通过软件配置成16位或32位的中央处理单元(RISC结构)，并可选择不同的内部 存储器大小，其最高执行速度可达50MHz ;具有多种其它功能模块的选择(SDRAM控制器、 UART控制器、PCI接口模块、LCD接口模块、MAC接口模块等多种功能模块)。 目前，基于FPGA设计SOC有两种方案基于FPGA嵌入IP硬核以及基于FPGA嵌 入IP软核。IP硬核(例如ARM核，Power PC核，以及单片机核)，IP软核(Altera公司的 NIOSII软核以及Xilinx公司的MicroBlaze软核)。 參IP软核相对于IP硬核植入FPGA的优越性 (1)硬核一般来自第3方公司，FPGA厂商通常无法直接控制其知识产权费用，从而 导致FPGA器件价格相对偏高。软核是FPGA厂商推出的非第3方产品，通常用户无需支付 知识产权费用。 (2)硬核是预先植入的，设计者无法根据实际需要改变处理器的结构。软核则是用 户可随意配置和构建的嵌入式系统微处理器IP核。 (3)硬核无法裁减处理器硬件资源以降低FPGA成本。而软核则可以随意裁减。 參NIOSII软核与MicroBlaze软核的对比 (1)NIOSII可植入的FPGA系列几乎没有限制。 (2)在开发工具的完备性、对常用的嵌入式操作系统支持方面，NIOSII都优于 MicroBlaze。 (3)就成本而言，NIOSII是Altera推出的非第3方产品，故用户通常无需支付知 识产权费用。NIOSII的使用费用仅仅是其占用的FPGA逻辑资源。 2.电能计量SOPC芯片设计方案 如图1所示，该芯片内部包括AD控制器，FIFO(First In First Out,即先进先出 数据缓存器)，电能计量、配置寄存器、NIOSII软核微处理器、日历时钟接口， DFC(Digital to Frequency Converter,即数字频率变换器)，IIC接口 ，以及LCD控制器等部分。 其中，AD控制器的输入为信号采集板上采集到的三相电压和三相电流(6个通道的串行数据)，AD控制器是按照美国ADI公司16位的E -AA/D芯片AD73360的时序，将 输入的6个通道的串行数据转换成并行数据并存储在相应的FIFO中；6通道的FIFO保存 AD控制器送来的6通道1个周波的AD数据，以便后面的运算使用，这样做还有一个好处就 是电能计量模块可以实现流水线结构，加快运算速度；电能计量模块主要是利用FPGA实现 电能的有功、无功和视在功率的计量。配置寄存器中保存配置数据、历史电量数据、冻结数 据等等；NIOS II软核微处理器完成整个电能计量芯片的调度工作；日历时钟接口与外部 的日历时钟芯片相连，为芯片提供时钟信息，供NIOS II软核微处理器使用，从而构成复费 率电能表。日历时钟芯片选用美国达拉斯公司的涓流充电时间芯片DS1302 ;DFC变换就是 将计量后的电能值转换成脉冲的个数输出，以便校表；IIC接口控制外部的IIC只读存储器 AT24C256， AT24C256是美国ATMEL公司的二线串行电擦写可编程只读存储器存储器；LCD控 制器实现外部LCD的驱动功能，LCD选用北京青云的LCM128645ZK。
权利要求一种三相电能计量SOPC芯片，其特征在于芯片内部包括AD控制器，先进先出数据缓存器，电能计量模块、配置寄存器、NIOSII微处理器、日历时钟接口，数字频率变换器，IIC接口以及LCD控制器；所述的AD控制器的输入端与外部的信号采集板相连，输出端与先进先出数据缓存器的输入端相连；先进先出数据缓存器的输出端连接电能计量模块；该电能计量模块同时与配置寄存器的输入端相连，配置寄存器的输出端与数字频率变换器的输入端相连，数字频率变换器的输出端相连LCD控制器；NIOSII微处理器也同LCD控制器相连，同时NIOSII微处理器连接日历时钟接口及IIC接口；所述的日历时钟接口同时连接外部的日历时钟芯片，IIC接口连接外部的驱动ROM。
专利摘要本实用新型一种三相电能计量SOPC芯片，包括AD控制器，先进先出数据缓存器，电能计量模块、配置寄存器、NIOSII微处理器、日历时钟接口，数字频率变换器，IIC接口以及LCD控制器；AD控制器的输入端与外部的信号采集板相连，输出端与先进先出数据缓存器的输入端相连；先进先出数据缓存器的输出端连接电能计量模块；该电能计量模块同时与配置寄存器的输入端相连，配置寄存器的输出端与数字频率变换器的输入端相连，数字频率变换器的输出端相连LCD控制器；NIOSII微处理器也同LCD控制器相连，同时NIOSII微处理器连接日历时钟接口及IIC接口；所述的日历时钟接口同时连接外部的日历时钟芯片，IIC接口连接外部的驱动ROM。
文档编号G01R11/57GK201497778SQ200920110438
公开日2010年6月2日 申请日期2009年7月27日 优先权日2009年7月27日
发明者关永, 袁慧梅 申请人:首都师范大学