专利名称：一种频率计的制作方法
技术领域：
本实用新型涉及一种频率计。
背景技术：
在电子工程、资源勘探、仪器仪表等相关应用中，频率计是工程技术人员必不可少 的测量工具。频率测量也是电子测量技术中最基本最常见的测量之一。不少物理量的测 量，如转速、振动频率等的测量都涉及到或可以转化为频率的测量。目前，市场上有各种多 功能、高精度、高频率的数字频率计，但其缺点是价格不菲。现场可编程门阵列(FPGA，Field Programmable Gate Array)的出现是超大规模 集成电路(VLSI)技术和计算机辅助设计(CAD)技术发展的结果。FPGA器件集成度高、体积 小，具有通过用户编程实现专门应用的功能，它允许电路设计者基于计算机平台，经过设计 输入、仿真、测试和校验，直到达到预期的结果。FPGA器件成为研制开发的理想器件，特别适 合于产品的样机开发和小批量生产，因此有时人们也把FPGA称为可编程的ASIC。近年来，FPGA市场发展十分迅速，各大FPGA厂商不断采用新技术来提高FPGA器 件的容量，增强软件的性能。如今，FPGA器件广泛应用于通信、自动控制、信息处理等诸多 领域，越来越多的电子设计人员在使用FPGA，熟练掌握FPGA设计技术已经是对电子设计工 程师的基本要求。

实用新型内容本实用新型的目的是提供一种频率计，基于FPGA实现，可以完成频率计的各种功 能，并且实现成本低、可靠性高、降低功耗。为了实现上述目的，本实用新型提供一种频率计，其特点是，包含核心模块、脉冲 输入电路和数码管显示电路；上述的脉冲输入电路通过电路向核心模块输入信号；所述的数码管显示电路与核心模块的输出端电路连接。上述的频率计，其中，核心模块是FPGA芯片。上述的频率计，其中，FPGA芯片包含频率计数模块与扫描显示模块，二者集成于 FPGA芯片上。上述的频率计，其中，频率计数模块包含相互传输数据的时间控制模块和计数模 块。上述的频率计，其中，时间控制模块可改变选通时间；所述的计数模块根据选通时 间的长短对被测信号的正脉冲进行计数。上述的频率计，其还包含整形电路，所述的整形电路分别与脉冲输入电路的输出 端及核心模块的计数模块电路连接。上述的频率计，其中，整形电路将脉冲输入电路输入的信号整形变成计数模块所 要求的脉冲信号。[0015]本实用新型与现有技术相比，其优点在于本实用新型提供的基于FPGA的频率计 可以大大缩短系统的研制周期，减少资金投入；本实用新型提供的基于FPGA的频率计可以 将原来的电路板级产品集成为芯片级产品，从而降低了功耗，提高了可靠性；同时，还可以 很方便地对频率计进行在线修改。

图1是本实用新型提供的频率计的结构框图；图2是本实用新型提供的频率计的工作波形图。
具体实施方式
以下结合图1和图2，详细说明本实用新型一个优选的实施例。如图1所示，图1是本实用新型提供的频率计的结构框图。一种频率计，包含核心模块1、脉冲输入电路2、整形电路3和数码管显示电路4。 脉冲输入电路2通过电路向核心模块1输入信号，数码管显示电路4与核心模块1的输出 端电路连接。整形电路分别与脉冲输入电路2的输出端及核心模块的计数模块112电路连 接。核心模块1是FPGA芯片，FPGA芯片由两大功能模块组成(1)频率计数模块11，频 率计数模块11包含相互传输数据的时间控制模块111和计数模块112。时间控制模块111 可改变选通时间，计数模块112根据选通时间的长短对被测信号的正脉冲进行计数；(2)扫 描显示模块12，对计数的结果进行扫描显示，从而完成整个测频率的过程。整形电路3是将待测信号整形变成计数器所要求的脉冲信号。电路形式采用由 555定时器所构成的施密特触发器。若待测信号为正弦波，输入整形电路，设置分析为瞬态 分析，启动电路，其输入、输出波形如图2所示。由图可见输出为方波，二者频率相同，频率 计测得方波的频率即为正弦波的频率。本实用新型的工作原理是被测信号经整形生成矩形波(幅度0-5V)输入到核心 模块1中的频率计数模块11的计数模块112，计数模块112根据所提供的矩形波上升沿计 数，计数时间则由时间控制模块111决定，根据频率所处的范围来决定档位，将计数的结果 输出给扫描显示模块12，通过扫描，在数码管显示模块4上显示频率的大小。数字频率计是直接用十进制数字来显示被测信号频率的一种测量装置。它不仅可 以测量正弦波、方波、三角波和尖脉冲信号的频率。而且还可以测量它们的周期。数字频率 计在测量其他物理量如转速、振动频率等方面也获得广泛应用。频率就是周期性信号在单位时间(Is)内变化的次数。若在一定时间间隔T内测 得这个周期性信号的重复变化次数N，则其频率可表示为f = Ν/Τ。脉冲形成电路的作用是将被测信号变成脉冲信号，其重复频率等于被测频率 fx。时间基准信号发生器提供标准的时间脉冲信号、若其周期为Is。则门控电路的输出信 号持续时间亦准确地等于Is。闸门电路由标准秒信号进行控制，当秒信号来到时，闸门开 通。被测脉冲信号通过闸门送到计数译码显示电路。秒信号结束时闸门关闭，计数器停止 计数，各点的波形如图2所示。由于计数器计得的脉冲数N是在1秒时间内的累计数，所以 被测频率就是所计得的脉冲数NHz。[0027]目前，三种常用的数字频率测量方法直接测量法、周期测量法和综合测量法(直 接测量法+周期测量法)。1.直接测量法是在给定的闸门时间内测量被测信号的脉冲个数，进行换算得出被 测信号的频率。2.周期测量法是通过测量被测信号一个周期时间计时信号的脉冲个数，然后换算 出被测信号的频率。3.综合测量法设实际闸门时间为τ，被测信号周期数为Nx，则它通过测量被测信 号数个周期的时间，然后换算得出被测信号的频率。尽管本实用新型的内容已经通过上述优选实施例作了详细介绍，但应当认识到上 述的描述不应被认为是对本实用新型的限制。在本领域技术人员阅读了上述内容后，对于 本实用新型的多种修改和替代都将是显而易见的。因此，本实用新型的保护范围应由所附 的权利要求来限定。
权利要求1.一种频率计，包含核心模块(1)、脉冲输入电路(2)和数码管显示电路(4)，其特征在于；所述的脉冲输入电路⑵通过电路向核心模块⑴输入信号； 所述的数码管显示电路(4)与核心模块(1)的输出端电路连接。
2.如权利要求1所述的频率计，其特征在于，所述的核心模块(1)是FPGA芯片。
3.如权利要求2所述的频率计，其特征在于，所述的FPGA芯片包含频率计数模块(11) 与扫描显示模块(12)，二者集成于FPGA芯片上。
4.如权利要求3所述的频率计，其特征在于，所述的频率计数模块(11)包含相互传输 数据的时间控制模块(111)和计数模块(112)。
5.如权利要求1所述的频率计，其特征在于，还包含整形电路(3)，所述的整形电路分 别与脉冲输入电路(2)的输出端及核心模块的计数模块(112)电路连接。
专利摘要一种频率计，包含核心模块、脉冲输入电路和数码管显示电路，脉冲输入电路通过电路向核心模块输入信号，数码管显示电路与核心模块的输出端电路连接。本实用新型与现有技术相比，其优点在于本实用新型提供的基于FPGA的频率计可以大大缩短系统的研制周期，减少资金投入；本实用新型提供的基于FPGA的频率计可以将原来的电路板级产品集成为芯片级产品，从而降低了功耗，提高了可靠性；同时，还可以很方便地对频率计进行在线修改。
文档编号G01R23/02GK201780332SQ20102015244
公开日2011年3月30日 申请日期2010年4月8日 优先权日2010年4月8日
发明者冯筱林 申请人:上海第二工业大学