专利名称：一种多芯片测试探针卡的制作方法
技术领域：
本实用新型涉及微电子技术领域，特别是涉及一种多芯片测试探针卡。
背景技术：
半导体组件的制造过程，大致上可分为晶圆制作、晶圆测试、封装及最后的测试， 在晶圆上制作电路及电子元件(如晶体管、电容、逻辑开关等)，制作完成之后，晶圆变成一格格的芯片，接着对芯片进行相关测试，通常包括电压、电流、时序和功能等，不合格的芯片被淘汰，并将晶圆切割成若干个独立的芯片，合格的芯片进行封装并进行最后测试。随着集成电路复杂度的提高，其测试的复杂度也随着提高，部分大规模集成电路要求进行几百次的电压、电流和时序测试，以及百万次的功能测试来确保器件完全符合使用标准。对晶圆的测试需要设计相应的探针卡来实现测试系统和晶圆上的多个芯片之间的物理连接和电气连接，由于以往的晶圆测试系统一般只适合单芯片测试或者双芯片测试，因此匹配的探针卡也只适用于单芯片或者双芯片的测试，为了匹配可同时对多芯片进行测试的的测试系统，需重新设计探针卡。因此，针对现有技术中存在的问题，亟需提供一种可用于匹配多芯片测试系统的探针卡。
发明内容本实用新型的目的在于避免现有技术中的不足之处而提供一种多芯片测试探针卡，该多芯片测试探针卡可用于匹配多芯片测试系统，实现测试系统和晶圆上的多个芯片之间的物理连接和电气连接，从而实现对晶圆的测试。本实用新型的目的通过以下技术措施实现。提供一种多芯片测试探针卡，包括印刷电路板、以及设置在印刷电路板上的摆针区、输入输出接口区和弹簧针接口区；所述印刷电路板为多层印刷电路板；所述摆针区设置于印刷电路板的底层，所述摆针区的尺寸为至少放置两个芯片的探针；所述输入输出接口区和弹簧针接口区均设置在所述印刷电路板的顶层；所述弹簧针接口区设置有弹簧针接口，所述输入输出接口区设置有输入输出信号的针脚，所述摆针区设置有接触待测芯片的探针；所述弹簧针接口的输出端与所述输入输出接口的输入接口电连接，所述输入输出接口的输出接口与所述探针的输入端电连接。优选的，所述探针设置为352个，所述输入输出接口设置为16个，每个所述输入输出接口设置为32个针脚，所述输入输出接口共设置为512个针脚，所述弹簧针接口区设置有弹簧针接口 352个；所述352个弹簧针接口分别与输入输出接口的512个针脚中的352 个针脚连接，所述352个针脚分别与所述352个探针连接。
6[0014]优选的，所述352个探针中的第1针至第3针、第5针至第6针、第四针至第31 针、第33针至第44针分别连接第一输入输出接口的20个针脚，所述第7针至第沈针、第 28针分别连接第二输入输出接口中的21个针脚，所述第4针连接跳线焊接点DPS4，所述第 27针连接零伏电压源，所述第32针连接跳线焊接点SPARE，所述跳线焊接点SPARE连接晶体Xl的一端，所述晶体Xl另一端连接所述第31针；所述第45针至第47针、第49针至第50针、第73针至第75针、第77针至第88针分别连接第三输入输出接口的20个针脚，所述第51针至第70针、第72针分别连接第十六输入输出接口的21个针脚，所述第48针连接跳线焊接点DPS4，所述第71针连接零伏电压源，所述第76针连接跳线焊接点SPARE，所述跳线焊接点SPARE连接晶体X2的一端，所述晶体X2另一端连接所述第75针；所述第89针至第91针、第93针至第94针、第117针至第119针、第121针至第 132针分别连接第四输入输出接口的20个针脚，所述第95针至第114针、第116针分别连接第十五输入输出接口的21个针脚，所述第92针连接跳线焊接点DPS4，所述第115针连接零伏电压源，所述第120针连接跳线焊接点SPARE，所述跳线焊接点SPARE连接晶体X3的一端，所述晶体X3另一端连接所述第119针；所述第133针至第135针、第137针至第138针、第161针至第163针、第165针至第176针分别连接第五输入输出接口的20个针脚，所述第139针至第158针、第160针分别连接第十四输入输出接口的21个针脚，所述第136针连接跳线焊接点DPS4，所述第159 针连接零伏电压源，所述第164针连接跳线焊接点SPARE，所述跳线焊接点SPARE连接晶体 X4的一端，所述晶体X4另一端连接所述第163针；所述第177针至第179针、第181针至第182针、第205针至第207针、第209针至第220针分别连接第六输入输出接口的20个针脚，所述第139针至第158针、第160针分别连接第十三输入输出接口的21个针脚，所述第136针连接跳线焊接点DPS4，所述第159 针连接零伏电压源，所述第164针连接跳线焊接点SPARE，所述跳线焊接点SPARE连接晶体 X5的一端，所述晶体)(5另一端连接所述第207针；所述第221针至第223针、第225针至第2 针、第249针至第251针、第253针至第264针分别连接第七输入输出接口的20个针脚，所述第183针至第202针、第204针分别连接第十二输入输出接口的21个针脚，所述第180针连接跳线焊接点DPS4，所述第203 针连接零伏电压源，所述第208针连接跳线焊接点SPARE，所述跳线焊接点SPARE连接晶体 X6的一端，所述晶体)(6另一端连接所述第251针；所述第265针至第267针、第269针至第270针、第293针至第295针、第297针至第308针分别连接第八输入输出接口的20个针脚，所述第227针至第246针、第248针分别连接第十一输入输出接口的21个针脚，所述第180针连接跳线焊接点DPS4，所述第247 针连接零伏电压源，所述第252针连接跳线焊接点SPARE，所述跳线焊接点SPARE连接晶体 X7的一端，所述晶体X7另一端连接所述第295针；所述第309针至第311针、第313针至第314针、第337针至第339针、第341针至第352针分别连接第九输入输出接口的20个针脚，所述第271针至第300针、第292针分别连接第十输入输出接口的21个针脚，所述第2M针连接跳线焊接点DPS4，所述第291 针连接零伏电压源，所述第296针连接跳线焊接点SPARE，所述跳线焊接点SPARE连接晶体X8的一端，所述晶体X8另一端连接所述第339针。优选的，所述探针连接有控制电路，所述控制电路包括所述第7探针通过跳线焊接点REF15连接第一继电器的第8管脚，第一继电器的第1管脚连接电容Cl 一端，电容Cl另一端连接零伏电压源，所述第8探针连接电容C2 — 端，电容C2另一端连接第二继电器的第1管脚，第二继电器的第8管脚连接第9探针，所述第4探针连接电容C3 —端、电容C4 一端，电容C3另一端连接第三继电器的第1管脚，第三继电器的第8管脚连接第7探针，电容C4另一端连接零伏电压源，所述第4探针与第沈探针之间连接有电阻Rl ；所述第51探针通过跳线焊接点REF14连接第四继电器的第8管脚，第四继电器的第1管脚连接电容C5 —端，电容C5另一端连接零伏电压源，所述第52探针连接电容C6 — 端，电容C6另一端连接第五继电器的第1管脚，第五继电器的第8管脚连接第53探针，所述第53探针连接电容C7 —端、电容C8 —端，电容C7另一端连接第六继电器的第1管脚， 第六继电器的第8管脚连接第51探针，电容C8另一端连接零伏电压源，所述第48探针与第70探针之间连接有电阻R2;所述第95探针通过跳线焊接点REF13连接第七继电器的第8管脚，第七继电器的第1管脚连接电容C9 一端，电容C9另一端连接零伏电压源，所述第96探针连接电容ClO — 端，电容ClO另一端连接第八继电器的第1管脚，第八继电器的第8管脚连接第97探针，所述第97探针连接电容Cll 一端、电容C12 —端，电容Cll另一端连接第九继电器的第1管脚，第九继电器的第8管脚连接第95探针，电容C12另一端连接零伏电压源，所述第92探针与第114探针之间连接有电阻R3 ；所述第139探针通过跳线焊接点REF12连接第十继电器的第8管脚，第十继电器的第1管脚连接电容C13—端，电容C13另一端连接零伏电压源，所述第140探针连接电容 C14 一端，电容C14另一端连接第十继电器的第1管脚，第十继电器的第8管脚连接第141 探针，所述第141探针连接电容C15 —端、电容C16 —端，电容C15另一端连接第十二继电器的第1管脚，第十二继电器的第8管脚连接第139探针，电容C16另一端连接零伏电压源， 所述第136探针与第158探针之间连接有电阻R4 ；所述第183探针通过跳线焊接点REFll连接第十三继电器的第8管脚，第十三继电器的第1管脚连接电容C17 —端，电容C17另一端连接零伏电压源，所述第184探针连接电容C18 —端，电容C18另一端连接第十四继电器的第1管脚，第十四继电器的第8管脚连接第185探针，所述第185探针连接电容C19 一端、电容C20 —端，电容C19另一端连接第十五继电器的第1管脚，第十五继电器的第8管脚连接第183探针，电容C20另一端连接零伏电压源，所述第180探针与第202探针之间连接有电阻R5 ；所述第227探针通过跳线焊接点REFlO连接第十六继电器的第8管脚，第十六继电器的第1管脚连接电容C21 —端，电容C21另一端连接零伏电压源，所述第2 探针连接电容C22 —端，电容C22另一端连接第十七继电器的第1管脚，第十七继电器的第8管脚连接第2 探针，所述第2 探针连接电容C23 —端、电容CM —端，电容C23另一端连接第十八继电器的第1管脚，第十八继电器的第8管脚连接第227探针，电容CM另一端连接零伏电压源，所述第2M探针与第246探针之间连接有电阻R6 ；所述第271探针通过跳线焊接点REF9连接第十九继电器的第8管脚，第十九继电器的第1管脚连接电容C25 —端，电容C25另一端连接零伏电压源，所述第272探针连接电容以6 —端，电容C26另一端连接第二十继电器的第1管脚，第二十继电器的第8管脚连接第273探针，所述第273探针连接电容C27 —端、电容以8 —端，电容C27另一端连接第二十一继电器的第1管脚，第二十一继电器的第8管脚连接第271探针，电容以8另一端连接零伏电压源，所述第268探针与第292探针之间连接有电阻R7 ；所述第315探针通过跳线焊接点REF8连接第二十二继电器的第8管脚，第二十二继电器的第1管脚连接电容以9 一端，电容以9另一端连接零伏电压源，所述第272探针连接电容C30 —端，电容C30另一端连接第二十三继电器的第1管脚，第二十三继电器的第8 管脚连接第273探针，所述第273探针连接电容C31 —端、电容C32 —端，电容C31另一端连接第二十四继电器的第1管脚，第二十四继电器的第8管脚连接第271探针，电容C32另一端连接零伏电压源，所述第302探针与第336探针之间连接有电阻R8。优选的，所述印刷电路板的顶层还设置有控制接口区，所述控制接口区设置有控制接口 Ul、U3、U5、U7、U9、Ull、U13、U19、U20、U21、U22、U23、U24、U25、U26、U31 ；所述第一继电器、第二继电器、第三继电器、第四继电器、第五继电器、第六继电器、第七继电器、第八继电器、第九继电器、第十继电器、第i^一继电器、第十二继电器、第十三继电器、第十四继电器、第十五继电器、第十六继电器、第十七继电器、第十八继电器、第十九继电器、第二十继电器、第二i^一继电器、第二十二继电器、第二十三继电器、第二十四继电器均包括第7 管脚、第9管脚和第16管脚；所述第7管脚均连接电源地，所述第16管脚均连接5V电源，所述第一继电器的第 9管脚连接控制接口 U26，所述第二继电器和第三继电器的第9管脚均连接控制接口 U31 ；所述第四继电器的第9管脚连接控制接口 U25，所述第五继电器和第六继电器的第9管脚均连接控制接口 Ul;所述第七继电器的第9管脚连接控制接口 U24，所述第八继电器和第九继电器的第9管脚均连接控制接口 U3;所述第十继电器的第9管脚连接控制接口 U23，所述第十一继电器和第十二继电器的第9管脚均连接控制接口 U5 ；所述第十三继电器的第9管脚连接控制接口 U22，所述第十四继电器和第十五继电器的第9管脚均连接控制接口 U7 ；所述第十六继电器的第9管脚连接控制接口 U21，所述第十七继电器和第十八继电器的第9管脚均连接控制接口 U9 ；所述第十九继电器的第9管脚连接控制接口 U20，所述第二十继电器和第二十一继电器的第9管脚均连接控制接口 Ull ；所述第二十二继电器的第9管脚连接控制接口 U19，所述第二十三继电器和第二十四继电器的第9管脚均连接控制接口 U13。优选的，所述电容均为0. 1微法的独石电容；所述电阻均为10K。 优选的，所述印刷电路板上设置有定位孔，所述定位孔设置在所述弹簧针接口区。优选的，所述印刷电路板底层设置有探针固定座，所述探针高于所述探针固定座。优选的，所述印刷电路板设置有继电器焊接孔，所述继电器焊接在所述继电器焊接孔。
9[0044]优选的，所述印刷电路板设置为14层。本实用新型的有益效果本实用新型的一种多芯片测试探针卡，包括印刷电路板、以及设置在印刷电路板上的摆针区、输入输出接口区和弹簧针接口区；印刷电路板为多层印刷电路板；摆针区设置于印刷电路板的底层，摆针区的尺寸为至少放置两个芯片的探针；输入输出接口区、弹簧针接口区均设置在印刷电路板的顶层；弹簧针接口区设置有弹簧针接口，输入输出接口区设置有输入输出信号的针脚，摆针区设置有接触待测芯片的探针；弹簧针接口的输出端与输入输出接口的输入接口电连接，输入输出接口的输出接口与探针的输入端电连接。本实用新型与现有技术相比具有以下特点通过在印刷电路板上设置摆针区、输入输出接口区和弹簧针接口区，摆针区的尺寸为至少放置两个芯片的探针，可用于匹配多芯片测试系统，实现测试系统和晶圆上的多个芯片之间的物理连接和电气连接，从而实现对晶圆的测试。

利用附图对本实用新型做进一步说明，但附图中的内容不构成对本实用新型的任何限制。图1是本实用新型的一种多芯片测试探针卡的底层结构示意图。图2是本实用新型的一种多芯片测试探针卡的顶层结构示意图。在图1和图2中包括有印刷电路板1、弹簧针接口区2、探针3、探针固定座4、摆针区5、第一输入输出接口 100、第二输入输出接口 101、第三输入输出接口 102、第四输入输出接口 104、第五输入输出接口 105、第六输入输出接口 106、第七输入输出接口 107、第八输入输出接口 109、第九输入输出接口 1010、第十输入输出接口 1011、第十一输入输出接口 1012、第十二输入输出接口 1013、第十三输入输出接口 1014、第十四输入输出接口 1015、第十五输入输出接口 1016、第十六输入输出接口 1017。
具体实施方式
结合以下实施例对本实用新型作进一步说明。实施例1。本实施例的一种多芯片测试探针卡如图1和图2所示，包括印刷电路板1、以及设置在印刷电路板1上的摆针区5、输入输出接口区和弹簧针接口区2 ；印刷电路板1为多层印刷电路板1 ；摆针区5设置在印刷电路板1的底层，摆针区5的尺寸为至少放置两个芯片的探针；输入输出接口区、弹簧针接口区2均设置在印刷电路板1的顶层；弹簧针接口区2 设置有弹簧针接口，输入输出接口区设置有输入输出信号的针脚，摆针区5设置有接触待测芯片的探针；弹簧针接口的输出端与输入输出接口的输入接口电连接，输入输出接口的输出接口与探针的输入端电连接。探针3设置为352个，输入输出接口设置为16个，每个输入输出接口设置为32个针脚，输入输出接口共设置为512个针脚，弹簧针接口区2设置有弹簧针接口 352个；352个弹簧针接口分别与输入输出接口的512个针脚中的352个针脚连接，352个针脚分别与352个探针3连接。352个探针3中的第1针至第3针、第5针至第6针、第四针至第31针、第33针至第44针分别连接第一输入输出接口的20个针脚，第7针至第沈针、第观针分别连接第二输入输出接口中的21个针脚，第4针连接跳线焊接点DPS4，第27针连接零伏电压源，第 32针连接跳线焊接点SPARE，跳线焊接点SPARE连接晶体Xl的一端，晶体Xl另一端连接第 31针；第45针至第47针、第49针至第50针、第73针至第75针、第77针至第88针分别连接第三输入输出接口的20个针脚，第51针至第70针、第72针分别连接第十六输入输出接口的21个针脚，第48针连接跳线焊接点DPS4，第71针连接零伏电压源，第76针连接跳线焊接点SPARE，跳线焊接点SPARE连接晶体X2的一端，晶体X2另一端连接第75针；第89针至第91针、第93针至第94针、第117针至第119针、第121针至第132针分别连接第四输入输出接口的20个针脚，第95针至第114针、第116针分别连接第十五输入输出接口的21个针脚，第92针连接跳线焊接点DPS4，第115针连接跳线焊接点REF13，第 120针连接零伏电压源，跳线焊接点SPARE连接晶体X3的一端，晶体X3另一端连接第119 针；第133针至第135针、第137针至第138针、第161针至第163针、第165针至第 176针分别连接第五输入输出接口的20个针脚，第139针至第158针、第160针分别连接第十四输入输出接口的21个针脚，第136针连接跳线焊接点DPS4，第159针连接零伏电压源， 第164针连接跳线焊接点SPARE，跳线焊接点SPARE连接晶体X4的一端，晶体X4另一端连接第163针；第177针至第179针、第181针至第182针、第205针至第207针、第209针至第 220针分别连接第六输入输出接口的20个针脚，第139针至第158针、第160针分别连接第十三输入输出接口的21个针脚，第136针连接跳线焊接点DPS4，第159针连接零伏电压源， 第164针连接跳线焊接点SPARE，跳线焊接点SPARE连接晶体X5的一端，晶体X5另一端连接第207针；第221针至第223针、第225针至第2 针、第249针至第251针、第253针至第 264针分别连接第七输入输出接口的20个针脚，第183针至第202针、第204针分别连接第十二输入输出接口的21个针脚，第180针连接跳线焊接点DPS4，第203针连接零伏电压源， 第208针连接跳线焊接点SPARE，跳线焊接点SPARE连接晶体)(6的一端，晶体)(6另一端连接第针；第265针至第267针、第269针至第270针、第293针至第295针、第297针至第 308针分别连接第八输入输出接口的20个针脚，第227针至第246针、第248针分别连接第十一输入输出接口的21个针脚，第180针连接跳线焊接点DPS4，第247针连接零伏电压源， 第252针连接跳线焊接点SPARE，跳线焊接点SPARE连接晶体X7的一端，晶体X7另一端连接第四5针；第309针至第311针、第313针至第314针、第337针至第339针、第341针至第 352针分别连接第九输入输出接口的20个针脚，第271针至第300针、第292针分别连接第十输入输出接口的21个针脚，第2M针连接跳线焊接点DPS4，第291针连接零伏电压源，第 296针连接跳线焊接点SPARE，跳线焊接点SPARE连接晶体X8的一端，晶体X8另一端连接第339针。探针3连接有控制电路，控制电路包括第7探针3通过跳线焊接点REF15连接第一继电器的第8管脚，第一继电器的第 1管脚连接电容Cl 一端，电容Cl另一端连接零伏电压源，第8探针3连接电容C2 —端，电容C2另一端连接第二继电器的第1管脚，第二继电器的第8管脚连接第9探针3，第4探针 3连接电容C3 —端、电容C4 一端，电容C3另一端连接第三继电器的第1管脚，第三继电器的第8管脚连接第7探针3，电容C4另一端连接零伏电压源，第4探针3与第沈探针3之间连接有电阻Rl ；第51探针3通过跳线焊接点REF14连接第四继电器的第8管脚，第四继电器的第 1管脚连接电容C5 —端，电容C5另一端连接零伏电压源，第52探针3连接电容C6 —端， 电容C6另一端连接第五继电器的第1管脚，第五继电器的第8管脚连接第53探针3，第53 探针3连接电容C7 —端、电容C8 —端，电容C7另一端连接第六继电器的第1管脚，第六继电器的第8管脚连接第51探针3，电容C8另一端连接零伏电压源，第48探针3与第70探针3之间连接有电阻R2;第95探针3通过跳线焊接点REF13连接第七继电器的第8管脚，第七继电器的第 1管脚连接电容C9 一端，电容C9另一端连接零伏电压源，第96探针3连接电容ClO —端， 电容ClO另一端连接第八继电器的第1管脚，第八继电器的第8管脚连接第97探针3，第 97探针3连接电容Cll 一端、电容C12 —端，电容Cll另一端连接第九继电器的第1管脚， 第九继电器的第8管脚连接第95探针3，电容C12另一端连接零伏电压源，第92探针3与第114探针3之间连接有电阻R3 ；第139探针3通过跳线焊接点REF12连接第十继电器的第8管脚，第十继电器的第 1管脚连接电容C13 —端，电容C13另一端连接零伏电压源，第140探针3连接电容C14 一端，电容C14另一端连接第十继电器的第1管脚，第十继电器的第8管脚连接第141探针3， 第141探针3连接电容C15 —端、电容C16 —端，电容C15另一端连接第十二继电器的第1 管脚，第十二继电器的第8管脚连接第139探针3，电容C16另一端连接零伏电压源，第136 探针3与第158探针3之间连接有电阻R4 ；第183探针3通过跳线焊接点REFll连接第十三继电器的第8管脚，第十三继电器的第1管脚连接电容C17 —端，电容C17另一端连接零伏电压源，第184探针3连接电容 C18 一端，电容C18另一端连接第十四继电器的第1管脚，第十四继电器的第8管脚连接第 185探针3，第185探针3连接电容C19 一端、电容C20 —端，电容C19另一端连接第十五继电器的第1管脚，第十五继电器的第8管脚连接第183探针3，电容C20另一端连接零伏电压源，第180探针3与第202探针3之间连接有电阻R5 ；第227探针3通过跳线焊接点REFlO连接第十六继电器的第8管脚，第十六继电器的第1管脚连接电容C21 —端，电容C21另一端连接零伏电压源，第2 探针3连接电容 C22 一端，电容C22另一端连接第十七继电器的第1管脚，第十七继电器的第8管脚连接第 229探针3，第2 探针3连接电容C23 —端、电容CM —端，电容C23另一端连接第十八继电器的第1管脚，第十八继电器的第8管脚连接第227探针3，电容CM另一端连接零伏电压源，第2 探针3与第246探针3之间连接有电阻R6 ；第271探针3通过跳线焊接点REF9连接第十九继电器的第8管脚，第十九继电器的第1管脚连接电容C25 —端，电容C25另一端连接零伏电压源，第272探针3连接电容 C26 一端，电容以6另一端连接第二十继电器的第1管脚，第二十继电器的第8管脚连接第 273探针3，第273探针3连接电容C27 —端、电容以8 —端，电容C27另一端连接第二i^一继电器的第1管脚，第二十一继电器的第8管脚连接第271探针3，电容以8另一端连接零伏电压源，第268探针3与第292探针3之间连接有电阻R7 ；第315探针3通过跳线焊接点REF8连接第二十二继电器的第8管脚，第二十二继电器的第1管脚连接电容以9 一端，电容以9另一端连接零伏电压源，第272探针3连接电容C30 —端，电容C30另一端连接第二十三继电器的第1管脚，第二十三继电器的第8管脚连接第273探针3，第273探针3连接电容C31 —端、电容C32 —端，电容C31另一端连接第二十四继电器的第1管脚，第二十四继电器的第8管脚连接第271探针3，电容C32另一端连接零伏电压源，第302探针3与第336探针3之间连接有电阻R8。印刷电路板1的顶层还设置有控制接口区，控制接口区设置有控制接口 Ul、U3、 U5、U7、U9、U11、U13、U19、U20、U21、U22、U23、U24、U25、^6、U31 ；第一继电器、第二继电器、 第三继电器、第四继电器、第五继电器、第六继电器、第七继电器、第八继电器、第九继电器、 第十继电器、第i^一继电器、第十二继电器、第十三继电器、第十四继电器、第十五继电器、 第十六继电器、第十七继电器、第十八继电器、第十九继电器、第二十继电器、第二 i^一继电器、第二十二继电器、第二十三继电器、第二十四继电器均包括第7管脚、第9管脚和第16 管脚；第7管脚均连接电源地，第16管脚均连接5V电源，第一继电器的第9管脚连接控制接口 U26，第二继电器和第三继电器的第9管脚均连接控制接口 U31 ；第四继电器的第9管脚连接控制接口 U25，第五继电器和第六继电器的第9管脚均连接控制接口 Ul ；第七继电器的第9管脚连接控制接口 U24，第八继电器和第九继电器的第9管脚均连接控制接口 U3 ；第十继电器的第9管脚连接控制接口 U23，第i^一继电器和第十二继电器的第9 管脚均连接控制接口 U5 ；第十三继电器的第9管脚连接控制接口 U22，第十四继电器和第十五继电器的第 9管脚均连接控制接口 U7;第十六继电器的第9管脚连接控制接口 U21，第十七继电器和第十八继电器的第 9管脚均连接控制接口 U9;第十九继电器的第9管脚连接控制接口 U20，第二十继电器和第二十一继电器的第9管脚均连接控制接口 Ull;第二十二继电器的第9管脚连接控制接口 U19，第二十三继电器和第二十四继电器的第9管脚均连接控制接口 U13。控制接口用来控制继电器的开与关。通过在印刷电路板1上设置摆针区5、输入输出接口区和弹簧针接口区2，摆针区 5的尺寸为至少放置两个芯片的探针，可用于匹配多芯片测试系统，实现测试系统和晶圆上的多个芯片之间的物理连接和电气连接。本实施例的一种多芯片测试探针卡，其工作原理如下[0087]多芯片测试探针卡连接在测试机上，利用弹簧针连接测试机和探针卡，测试机的信号通过弹簧针输送到探针卡，再由探针卡上的输入输出接口以及布线输送到探针3，利用多个探针3与多个被测芯片的每个管脚的接触，可对多个芯片进行同时测试。本实施例中，被测芯片设置为44个管脚，因此，设置为352个探针3的探针卡可对 8个具有44个管脚的芯片进行同时测试。实施例2。一种多芯片测试探针卡，本实施例的其他结构与实施例1相同，不同之处在于电容均为0. 1微法的独石电容；电阻均为10K。电容无正负极。印刷电路板1上设置有定位孔，定位孔设置在弹簧针接口区。用于将多芯片测试探针卡固定在测试机上。印刷电路板1底层设置有探针固定座4，探针3高于探针固定座4。探针固定座4 将所有探针3整齐有序地固定；探针3高于探针固定座4，目的是方便探针3与被测芯片的接触。印刷电路板1设置有继电器焊接孔，继电器焊接在继电器焊接孔。印刷电路板1设置为14层。最后应当说明的是，以上实施例仅用于说明本实用新型的技术方案而非对本实用新型保护范围的限制，尽管参照较佳实施例对本实用新型作了详细说明，本领域的普通技术人员应当理解，可以对本实用新型的技术方案进行修改或者等同替换，而不脱离本实用新型技术方案的实质和范围。
权利要求1.一种多芯片测试探针卡，包括印刷电路板、以及设置在印刷电路板上的摆针区、输入输出接口区和弹簧针接口区；其特征在于所述印刷电路板为多层印刷电路板；所述摆针区设置于印刷电路板的底层，所述摆针区的尺寸为至少放置两个芯片的探针；所述输入输出接口区和弹簧针接口区均设置在所述印刷电路板的顶层；所述弹簧针接口区设置有弹簧针接口，所述输入输出接口区设置有输入输出信号的针脚，所述摆针区设置有接触待测芯片的探针；所述弹簧针接口的输出端与所述输入输出接口的输入接口电连接，所述输入输出接口的输出接口与所述探针的输入端电连接。
2.根据权利要求1所述的一种多芯片测试探针卡，其特征在于所述探针设置为352 个，所述输入输出接口设置为16个，每个所述输入输出接口设置为32个针脚，所述输入输出接口共设置为512个针脚，所述弹簧针接口区设置有弹簧针接口 352个；所述352个弹簧针接口分别与输入输出接口的512个针脚中的352个针脚连接，所述352个针脚分别与所述352个探针连接。
3.根据权利要求2所述的一种多芯片测试探针卡，其特征在于所述352个探针中的第1针至第3针、第5针至第6针、第四针至第31针、第33针至第44针分别连接第一输入输出接口的20个针脚，所述第7针至第沈针、第观针分别连接第二输入输出接口中的 21个针脚，所述第4针连接跳线焊接点DPS4，所述第27针连接零伏电压源，所述第32针连接跳线焊接点SPARE，所述跳线焊接点SPARE连接晶体Xl的一端，所述晶体Xl另一端连接所述第31针；所述第45针至第47针、第49针至第50针、第73针至第75针、第77针至第88针分别连接第三输入输出接口的20个针脚，所述第51针至第70针、第72针分别连接第十六输入输出接口的21个针脚，所述第48针连接跳线焊接点DPS4，所述第71针连接零伏电压源， 所述第76针连接跳线焊接点SPARE，跳线焊接点SPARE连接晶体X2的一端，晶体X2另一端连接第75针；所述第89针至第91针、第93针至第94针、第117针至第119针、第121针至第132 针分别连接第四输入输出接口的20个针脚，所述第95针至第114针、第116针分别连接第十五输入输出接口的21个针脚，所述第92针连接跳线焊接点DPS4，所述第115针连接零伏电压源，所述第120针连接跳线焊接点SPARE，跳线焊接点SPARE连接晶体X3的一端，晶体 X3另一端连接第119针；所述第133针至第135针、第137针至第138针、第161针至第163针、第165针至第 176针分别连接第五输入输出接口的20个针脚，所述第139针至第158针、第160针分别连接第十四输入输出接口的21个针脚，所述第136针连接跳线焊接点DPS4，所述第159针连接零伏电压源，所述第164针连接跳线焊接点SPARE，跳线焊接点SPARE连接晶体X4的一端，晶体X4另一端连接第163针；所述第177针至第179针、第181针至第182针、第205针至第207针、第209针至第 220针分别连接第六输入输出接口的20个针脚，所述第139针至第158针、第160针分别连接第十三输入输出接口的21个针脚，所述第136针连接跳线焊接点DPS4，所述第159针连接零伏电压源，所述第164针连接跳线焊接点SPARE，跳线焊接点SPARE连接晶体)(5的一端，晶体X5另一端连接第207针；所述第221针至第223针、第225针至第2 针、第249针至第251针、第253针至第 264针分别连接第七输入输出接口的20个针脚，所述第183针至第202针、第204针分别连接第十二输入输出接口的21个针脚，所述第180针连接跳线焊接点DPS4，所述第203针连接零伏电压源，所述第208针连接跳线焊接点SPARE，跳线焊接点SPARE连接晶体)(6的一端，晶体X6另一端连接第251针；所述第265针至第267针、第269针至第270针、第293针至第295针、第297针至第 308针分别连接第八输入输出接口的20个针脚，所述第227针至第246针、第248针分别连接第十一输入输出接口的21个针脚，所述第180针连接跳线焊接点DPS4，所述第247针连接零伏电压源，所述第252针连接跳线焊接点SPARE，跳线焊接点SPARE连接晶体X7的一端，晶体X7另一端连接第295针；所述第309针至第311针、第313针至第314针、第337针至第339针、第341针至第 352针分别连接第九输入输出接口的20个针脚，所述第271针至第290针、第292针分别连接第十输入输出接口的21个针脚，所述第2M针连接跳线焊接点DPS4，所述第291针连接零伏电压源，所述第296针连接跳线焊接点SPARE，跳线焊接点SPARE连接晶体X8的一端， 晶体X8另一端连接第339针。
4.根据权利要求3所述的一种多芯片测试探针卡，其特征在于所述探针连接有控制电路，所述控制电路包括所述第7探针通过跳线焊接点REF15连接第一继电器的第8管脚，第一继电器的第1 管脚连接电容Cl 一端，电容Cl另一端连接零伏电压源，所述第8探针连接电容C2 —端，电容C2另一端连接第二继电器的第1管脚，第二继电器的第8管脚连接第9探针，所述第4 探针连接电容C3 —端、电容C4 一端，电容C3另一端连接第三继电器的第1管脚，第三继电器的第8管脚连接第7探针，电容C4另一端连接零伏电压源，所述第4探针与第沈探针之间连接有电阻Rl ；所述第51探针通过跳线焊接点REF14连接第四继电器的第8管脚，第四继电器的第1 管脚连接电容C5 —端，电容C5另一端连接零伏电压源，所述第52探针连接电容C6 —端， 电容C6另一端连接第五继电器的第1管脚，第五继电器的第8管脚连接第53探针，所述第 53探针连接电容C7 —端、电容C8 —端，电容C7另一端连接第六继电器的第1管脚，第六继电器的第8管脚连接第51探针，电容C8另一端连接零伏电压源，所述第48探针与第70探针之间连接有电阻R2;所述第95探针通过跳线焊接点REF13连接第七继电器的第8管脚，第七继电器的第1 管脚连接电容C9 一端，电容C9另一端连接零伏电压源，所述第96探针连接电容ClO —端， 电容ClO另一端连接第八继电器的第1管脚，第八继电器的第8管脚连接第97探针，所述第97探针连接电容Cll 一端、电容C12 —端，电容Cll另一端连接第九继电器的第1管脚， 第九继电器的第8管脚连接第95探针，电容C12另一端连接零伏电压源，所述第92探针与第114探针之间连接有电阻R3;所述第139探针通过跳线焊接点REF12连接第十继电器的第8管脚，第十继电器的第1 管脚连接电容C13 —端，电容C13另一端连接零伏电压源，所述第140探针连接电容C14 一端，电容C14另一端连接第十继电器的第1管脚，第十继电器的第8管脚连接第141探针， 所述第141探针连接电容C15 —端、电容C16 —端，电容C15另一端连接第十二继电器的第1管脚，第十二继电器的第8管脚连接第139探针，电容C16另一端连接零伏电压源，所述第 136探针与第158探针之间连接有电阻R4 ；所述第183探针通过跳线焊接点REFll连接第十三继电器的第8管脚，第十三继电器的第1管脚连接电容C17—端，电容C17另一端连接零伏电压源，所述第184探针连接电容 C18 一端，电容C18另一端连接第十四继电器的第1管脚，第十四继电器的第8管脚连接第 185探针，所述第185探针连接电容C19 一端、电容C20 —端，电容C19另一端连接第十五继电器的第1管脚，第十五继电器的第8管脚连接第183探针，电容C20另一端连接零伏电压源，所述第180探针与第202探针之间连接有电阻R5 ；所述第227探针通过跳线焊接点REFlO连接第十六继电器的第8管脚，第十六继电器的第1管脚连接电容C21 —端，电容C21另一端连接零伏电压源，所述第2 探针连接电容 C22 一端，电容C22另一端连接第十七继电器的第1管脚，第十七继电器的第8管脚连接第 229探针，所述第2 探针连接电容C23 —端、电容CM —端，电容C23另一端连接第十八继电器的第1管脚，第十八继电器的第8管脚连接第227探针，电容CM另一端连接零伏电压源，所述第2M探针与第246探针之间连接有电阻R6 ；所述第271探针通过跳线焊接点REF9连接第十九继电器的第8管脚，第十九继电器的第1管脚连接电容C25 —端，电容C25另一端连接零伏电压源，所述第272探针连接电容 C26 一端，电容以6另一端连接第二十继电器的第1管脚，第二十继电器的第8管脚连接第 273探针，所述第273探针连接电容C27 —端、电容以8 —端，电容C27另一端连接第二十一继电器的第1管脚，第二十一继电器的第8管脚连接第271探针，电容以8另一端连接零伏电压源，所述第268探针与第292探针之间连接有电阻R7 ；所述第315探针通过跳线焊接点REF8连接第二十二继电器的第8管脚，第二十二继电器的第1管脚连接电容以9 一端，电容以9另一端连接零伏电压源，所述第272探针连接电容C30 —端，电容C30另一端连接第二十三继电器的第1管脚，第二十三继电器的第8管脚连接第273探针，所述第273探针连接电容C31 —端、电容C32 —端，电容C31另一端连接第二十四继电器的第1管脚，第二十四继电器的第8管脚连接第271探针，电容C32另一端连接零伏电压源，所述第302探针与第336探针之间连接有电阻R8。
5.根据权利要求4所述的一种多芯片测试探针卡，其特征在于所述印刷电路板的顶层还设置有控制接口区，所述控制接口区设置有控制接口 U1、U3、U5、U7、U9、U11、U13、U19、 U20、U21、U22、U23、U24、U25、U26、U31 ；所述第一继电器、第二继电器、第三继电器、第四继电器、第五继电器、第六继电器、第七继电器、第八继电器、第九继电器、第十继电器、第i^一继电器、第十二继电器、第十三继电器、第十四继电器、第十五继电器、第十六继电器、第十七继电器、第十八继电器、第十九继电器、第二十继电器、第二 i^一继电器、第二十二继电器、 第二十三继电器、第二十四继电器均包括第7管脚、第9管脚和第16管脚；所述第7管脚均连接电源地，所述第16管脚均连接5V电源，所述第一继电器的第9管脚连接控制接口 U26，所述第二继电器和第三继电器的第9管脚均连接控制接口 U31 ；所述第四继电器的第9管脚连接控制接口 U25，所述第五继电器和第六继电器的第9 管脚均连接控制接口 Ul ；所述第七继电器的第9管脚连接控制接口 U24，所述第八继电器和第九继电器的第9 管脚均连接控制接口 U3 ；所述第十继电器的第9管脚连接控制接口 U23，所述第十一继电器和第十二继电器的第9管脚均连接控制接口 TO;所述第十三继电器的第9管脚连接控制接口 U22，所述第十四继电器和第十五继电器的第9管脚均连接控制接口 U7;所述第十六继电器的第9管脚连接控制接口 U21，所述第十七继电器和第十八继电器的第9管脚均连接控制接口 U9;所述第十九继电器的第9管脚连接控制接口 U20，所述第二十继电器和第二十一继电器的第9管脚均连接控制接口 Ull ；所述第二十二继电器的第9管脚连接控制接口 U19，所述第二十三继电器和第二十四继电器的第9管脚均连接控制接口 U13。
6.根据权利要求1所述的一种多芯片测试探针卡，其特征在于所述电容均为0.1微法的独石电容；所述电阻均为10K。
7.根据权利要求1所述的一种多芯片测试探针卡，其特征在于所述印刷电路板上设置有定位孔，所述定位孔设置在所述弹簧针接口区。
8.根据权利要求1所述的一种多芯片测试探针卡，其特征在于所述印刷电路板底层设置有探针固定座，所述探针高于所述探针固定座。
9.根据权利要求1所述的一种多芯片测试探针卡，其特征在于所述印刷电路板设置有继电器焊接孔，所述继电器焊接在所述继电器焊接孔。
10.根据权利要求9所述的一种多芯片测试探针卡，其特征在于所述印刷电路板设置为14层。
专利摘要本实用新型涉及微电子技术领域，特别是涉及一种多芯片测试探针卡，包括印刷电路板、以及设置在印刷电路板上的摆针区、输入输出接口区和弹簧针接口区；印刷电路板为多层印刷电路板；摆针区设置于印刷电路板的底层，摆针区的尺寸为至少放置两个芯片的探针；输入输出接口区和弹簧针接口区均设置在印刷电路板的顶层；弹簧针接口区设置有弹簧针接口，输入输出接口区设置有输入输出信号的针脚，摆针区设置有接触待测芯片的探针；本实用新型可用于匹配多芯片测试系统，实现测试系统和晶圆上的多个芯片之间的物理连接和电气连接，从而实现对晶圆的测试。
文档编号G01R1/073GK202216987SQ201120299410
公开日2012年5月9日 申请日期2011年8月17日 优先权日2011年8月17日
发明者辜诗涛 申请人:东莞利扬微电子有限公司