专利名称：利用动态模拟测试多路复用器对系统中模拟信号数字化以便诊断的方法
技术领域：
背景技术：
在具有较大模拟块的混合型集成电路中，例如高速串行接口，需要分析集成电路的模拟块在工作时的健康状况。联合测试行动小组(JTAG)标准可以用于测试沿着芯片之间的路径连通性故障。然而，这限于集成电路的接口电路，尤其是输入/输出电路和通路， 但不提供对模拟块内的电压的访问。JTAG标准的另一个缺点是扫描链的使用，扫描链只能按固定序列读出电压。扫描链机制一般无法促进测试可能产生的时序或其他动态操作错误。此外，期望保持系统适当地运行且能够调试系统而无需关闭系统。系统中的故障部件通常一次测试一个，这要求关闭系统并分别进行调试每个部件。本发明的实施例就是在这个背景下产生的。

发明内容
一般地说，本发明通过提供选择性地访问模拟块内的模拟电压的方法和装置满足了这些需求。应当明白的是，本发明可以多种方式实现，包括实现为方法、系统或器件。以下描述了本发明的若干发明性实施例。根据本发明的一个方面，提供了一种能够监测模拟块内的模拟电压的集成电路。 该集成电路具有模拟测试多路复用器(多路复用器)，模拟测试多路复用器的输入连接到模拟块内感兴趣的模拟电压。模拟测试多路复用器将来自模拟块的选定模拟电压定向到模拟测试多路复用器的输出。集成电路进一步包括模拟监测状态机。模拟状态机提供选择比特给模拟测试多路复用器，使得能够随机或选择性地访问模拟块内的模拟电压。集成电路还包括模拟数字转换器，其用于将来自模拟测试多路复用器的选定模拟电压转换成数字表
7J\ ο根据本发明的另一个方面，详细说明了选择性地分析模拟块内的模拟电压的方法。该方法开始于当模拟测试多路复用器接收来自模拟块的模拟电压时。在下一个操作中， 模拟测试多路复用器接收来自模拟监测状态机的选择信号。来自模拟监测状态机的选择信号选择性地访问连接到模拟测试多路复用器的电压输入的任一模拟电压。该方法还将来自模拟测试多路复用器的选定的所访问的模拟电压转换为数字表示。结合附图从以下详细的描述中，本发明的其他方面和优点将变得明显。出于示例， 这些描述阐明了本发明的原理。


通过结合附图参考以下描述，可以最好地理解本发明及其进一步优点。图1示出根据本发明一个实施例的利用能够监测模拟块内模拟电压的集成电路的顶视图2示出根据本发明一个实施例的选择性地访问模拟块内模拟电压的模拟测试模块；图3A示出根据本发明一个实施例的能够选择性地访问模拟电压的模拟测试多路复用器；图;3B示出根据本发明一个实施例的使用互补金属氧化物半导体传输门实现的模拟测试多路复用器。图4是示出了根据本发明一个实施例的用于选择性地访问模拟块内模拟电压的方法操作的流程图。
具体实施例方式下面的实施例描述了选择性地访问模拟块内的模拟电压的装置和方法。然而，可以在没有某些或全部具体细节的情况下实施本发明，这对本领域技术人员是显而易见的。 在其他例子中，为了不必要地使本发明模糊，没有详细地描述熟知的处理操作。在以下描述的本发明的一个实施例中，具有模拟测试多路复用器和模拟数字转换器的模拟测试模块能够选择性地探测混合型集成电路的模拟部分。模拟测试模块允许监测模拟块内的模拟电压，从而识别出潜在的问题。这个层次的测试可以被认为是诊断能力层， 其可以在不中断系统操作的情况下实时进行。实施例消除了对专业测试器的需求，因而能够在系统运行的情况下进行使用点测试(point of use testing)。预先确定关键的模拟电压，且所需的连接添加到集成电路中的模拟块。图1示出了根据本发明一个实施例的利用能够监测模拟块内模拟电压的电路的集成电路的顶视图。集成电路100(例如处理器或专用集成电路(ASIC))包括若干模拟块 102以及集成电路100的核心逻辑104。模拟块102可以含有高速接口、收发器和锁相环 (PLL)。在一个实施例中，集成电路100的核心逻辑104中含有模拟测试模块110，其提供对模拟块102内模拟电压的访问。输入/输出(I/O)环106含有电路，该电路发送和接收核心逻辑104和模拟块102、以及系统其余部分之间的信号。本领域技术人员将理解，任何已知的I/O标准可以由I/O电路支持，例如LVDS、TTL等标准。图2示出了根据本发明一个实施例的能够选择性地访问模拟块内模拟电压的模拟测试模块。模拟测试模块110包括模拟测试多路复用器(多路复用器)112和模拟监测状态机114。模拟测试多路复用器112多路复用来自模拟块102的多个模拟电压，并使得能够随机访问模拟块102中的每个模拟电压。模拟测试多路复用器112的电压输入122耦合到模拟块102内的多个电压。例如，模拟测试多路复用器112的电压输入122可以连接到环路滤波器控制电压。在另一个例子中，模拟测试多路复用器的电压输入122可以耦合到电流源二极管。模拟测试多路复用器112还接收多个选择比特，其动态控制模拟测试多路复用器112。模拟测试多路复用器112的模拟输出124的输出可以处理为检查模拟电压是否在规定容限范围内。模拟监测状态机114含有数字逻辑电路，用来产生与模拟块102内模拟电压相关联的地址，并根据地址产生多个选择比特。模拟监测状态机114利用M比特宽的选择总线 120将选择比特发送至模拟测试多路复用器112。选择总线120的比特数M对应于选择模拟块102内任一模拟电压所需要的选择比特数。在一个实施例中，模拟监测状态机114可以经由微处理器实现在芯片外。在另一个实施例中，模拟监测状态机114可以具有控制输入118，其使得用户能够选择多个模拟电压中的一个发送至输出。在一个例子中，用户可能期望监测模拟块102中的特定电压。通过将信号发送至模拟监测状态机114的控制输入 118，用户可以配置模拟监测状态机114以选择特定的模拟电压，从而发送至输出124，并覆盖(override)访问模拟电压的默认序列。在模拟测试模块110的一个实施例中，模拟测试模块110进一步包括模拟数字转换器(ADC) 116，其将模拟测试多路复用器112的选定模拟电压转换为数字表示。模拟数字转换器116将模拟电压转换为可以由系统处理的数字信号。在一个实施例中，模拟数字转换器位于芯片外，模拟数字转换器116的数字输出重返至集成电路，并连接到可编程逻辑器件的核心逻辑，例如现场可编程门阵列(FPGA)。模拟数字转换器116的数字表示发送至模拟监测状态机114，其按默认序列监测模拟块102内的每个模拟电压。在另一个实施例中，模拟数字转换器116的数字表示发送至输入/输出环，用于在集成电路外分析。在另一个实施例中，模拟测试模块110进一步包括查找表，其具有针对模拟块内的多个模拟电压中每个的预定允许值。将模拟块内模拟电压值的数字表示与查找表中存储的预定允许值或范围相比较。预定允许值与模拟块102内的每个模拟电压相关联，其中每个允许值表示模拟块102中的电路的正常运行。例如，将模拟块102内的放大器设计为在某些偏置条件下正常运行的电路设计者可以将偏置条件存储在查找表中，用于与模拟块 102的所测得的偏置值进行实时比较。在另一个例子中，可以访问锁相环的控制电压，以验证锁相环控制电压是否稳定。 如果锁相环正确地锁定，那么控制电压应当是稳定的。此外，锁相环的内部偏置电压可以由模拟测试多路复用器112访问，并且与查找表中的允许值相比较，从而验证内部偏置电压在有效的规定范围内。在另一个实施例中，查找表包含在模拟监测状态机114内。在另一个实施例中，查找表实现在FPGA的核心逻辑中。在其他实施例中，查找表通过微处理器实现在芯片外。查找表可以含有多个诊断错误信息，其中每个诊断错误信息对应于所存储的允许值之外的模拟电压值。当数字表示与预定的允许电压的比较表明模拟电压在允许值以外时，模拟状态机114可以发送错误信息，该错误信息表明哪一个电压引起诊断错误信息。如在上面的例子中，电路设计者可以将诊断错误信息与表明放大器的偏置是在放大器指定运行的偏置以外的情形相关联。图3A示出了根据本发明一个实施例的使得能够选择性地访问模拟电压的模拟测试多路复用器。模拟块内的模拟电压耦合到模拟测试多路复用器112的多个电压输入122。 模拟测试多路复用器112进一步包括选择总线120，其允许将多个模拟电压多路复用至单个输出124。选择总线120接收模拟监测状态机的M比特的选择信号。选择信号被配置为宽至足够选择耦合到模拟测试多路复用器112的任一模拟电压，用于发送至输出124。通过控制提供给模拟测试多路复用器112的选择比特，使得能够随机访问模拟块内的任一模拟电压。在一个实施例中，利用动态控制的模拟测试多路复用器112来将选定的模拟电压定向到ADC。图;3B示出了根据本发明一个实施例的利用互补金属氧化物半导体传输门实现的模拟测试多路复用器。模拟测试多路复用器112利用多个互补金属氧化物半导体(CMOS)传输门126实现，其中CMOS传输门1 的数目等于模拟监测状态机的选择总线120的比特数。CMOS传输门1 的使用使得模拟测试多路复用器112能够发送电源电压和地之间任意值的模拟电压。在一个实施例中，当选择比特120为高时(数字1)，激活与该特定选择比特 120相关联的CMOS传输门126。CMOS传输门1 的激活将电压输入122处与CMOS传输门相关联的电压定向到模拟测试多路复用器112的输出。对于低电平(数字0)的选择比特 120，与特定的选择比特120相关联的CMOS传输门将仍然处于未激活的状态。尽管特定的晶体管配置用于示出模拟测试多路复用器112的一个实施例，但本领域技术人员应当理解，也使用其他的晶体管配置。即，只要保持接收多个模拟电压和选择比特并且选择性地将选定电压发送至模拟测试多路复用器的输出的基本功能，那么其他晶体管配置也是可能的。图4是示出了根据本发明一个实施例选择性地访问模拟块内模拟电压的方法操作的流程图。方法200从操作202开始，其中模拟测试多路复用器接收模拟块的模拟电压。 如图2所示，模拟测试多路复用器的每个电压输入耦合到模拟块中对应的模拟电压。在操作204中，模拟测试多路复用器接收来自模拟监测状态机的选择比特，即选择信号。在一个实施例中，产生选择比特的模拟监测状态机的逻辑实现在现场可编程门阵列的核心逻辑中。方法200前进至操作206，其中通过选择比特输入，模拟测试多路复用器选择性地访问模拟块内的任一模拟电压。在一个实施例中，模拟状态机按默认序列选择每个模拟电压。在另一个实施例中，模拟监测状态机可以使用控制输入重新配置，从而按不同于默认序列的序列访问模拟电压。方法200的操作208通过使用模拟数字转换器将选择性访问的模拟电压转换为数字表示。在一个实施例中，数字表示被发送至模拟监测状态机，并与存储在相关模拟电压的查找表中的预定值相比较，如参考图2所讨论的。在另一个实施例中，如果模拟电压的数字表示在预定值以外，那么发送诊断错误信息，其中诊断错误信息是与来自模拟块的特定模拟电压相关联的。这里描述的方法和装置可以并入任意合适的电路，包括处理器和可编程逻辑器件 (PLD)。PLD可以包括可编程阵列逻辑(PAL)、可编程逻辑阵列(PLA)、现场可编程逻辑阵列(FPLA)、电可编程逻辑器件(EPLD)、电可擦除可编程逻辑器件(EEPLD)、逻辑单元阵列 (LCA)、现场可编程门阵列(FPGA)、专用标准产品(ASSP)、专用集成电路(ASIC)，仅以这些为例。这里描述的可编程逻辑器件可以是数据处理系统的一部分，该数据处理系统包括以下元件中的一个或多个处理器；存储器；1/0电路；和外围设备。数据处理系统可以用于多种应用中，例如计算机联网、数据联网、仪器、视频处理、数字信号处理或期望利用可编程或可再编程逻辑的优势的任意合适的其他应用。可编程逻辑器件可以用于执行各种不同的逻辑功能。例如，可编程逻辑器件可以配置为与系统处理器协同工作的处理器或控制器。 可编程逻辑器件也可以用作仲裁器，用于仲裁对数据处理系统中的共享资源的访问。在另一个例子中，可编程逻辑器件可以配置为处理器和系统中的其他部件之一之间的接口。在一个实施例中，可编程逻辑器件可以是ALTERAC0RP0RATI0N所有的PLD中的一个。尽管为了清楚地理解已经相当详细地描述了前述发明，但是可以明显地看出，在所附权利要求的范围内可以进行某些变化和修改。因此，本实施例被认为是说明性的而非限制性的，并且发明并不限于这里给出的细节，而是在所附权利要求的范围和等价体内可以做出修改。
权利要求
1.一种集成电路，其包括模拟测试多路复用器，其多路复用来自模拟块的多个模拟电压，所述模拟测试多路复用器提供对所述多个模拟电压中的每一个的访问；模拟监测状态机，其提供选择信号给所述模拟测试多路复用器；以及模拟数字转换器，其将来自所述模拟测试多路复用器的模拟电压转换为数字表示。
2.根据权利要求1所述的集成电路，其中所述模拟监测状态机包括查找表，所述查找表具有多个针对所述模拟块内的多个模拟电压中每一个的预定允许值。
3.根据权利要求2所述的集成电路，其中所述查找表具有多个预定的允许值，所述查找表中的所述多个预定允许值与所述模拟块内的多个模拟电压值相比较。
4.根据权利要求3所述的集成电路，其中所述查找表存储多个诊断错误信息，当所述多个模拟电压的值在对应的预定允许值以外时，发送所述诊断错误信息。
5.根据权利要求1所述的集成电路，进一步包含现场可编程门阵列的核心逻辑，其连接到所述模拟数字转换器的输出，其中所述模拟状态机和所述查找表实现在所述现场可编程门阵列的核心逻辑中。
6.根据权利要求2所述的集成电路，其中所述模拟监测状态机具有访问所述模拟块内的多个模拟电压的默认序列。
7.根据权利要求1所述的集成电路，其中来自所述模拟数字转换器的所述数字表示被发送至输入/输出环。
8.根据权利要求1所述的集成电路，其中所述集成电路实现在可编程逻辑器件中。
9.一种模拟测试模块，包含模拟测试多路复用器，其具有多个选择比特输入、多个模拟电压输入和模拟输出，所述多个选择比特输入接收多个选择比特，所述多个模拟电压输入中的每个耦合到模拟块内对应的模拟电压；以及模拟监测状态机，其具有数字逻辑电路，其中所述数字逻辑电路产生与所述模拟块内的模拟电压相关联的地址，并且根据该地址产生多个选择比特，所述模拟监测状态机将所述多个选择比特发送到所述模拟测试多路复用器，所述多个选择比特选择所述多个模拟电压输入中的哪一个被发送至所述模拟输出，并且提供对所述模拟测试块内的多个模拟电压中的任一个的选择性访问。
10.根据权利要求9所述的模拟测试模块，其中所述模拟测试多路复用器是利用多个 CMOS传输门实现的，其中CMOS传输门的数目等于所述多个选择比特的数目。
11.根据权利要求9所述的模拟测试模块，其中来自所述模拟监测状态机的多个地址输入提供对所述模拟块内的多个模拟电压中的每一个的随机访问。
12.根据权利要求9所述的模拟测试模块，其中所述模拟监测状态机具有控制输入，其选择所述多个模拟电压中要被发送至所述模拟输出的一个。
13.根据权利要求9所述的模拟测试模块，其中所述模拟监测状态机含有产生所述多个选择比特的逻辑。
14.一种选择性地分析模拟块内的模拟电压的方法，其包含接收来自所述模拟块的多个模拟电压；接收来自模拟监测状态机的多个选择比特；基于所述多个选择比特选择所述多个模拟电压中的一个；以及将选择性访问的模拟电压转换为数字表示。
15.根据权利要求14所述的方法，进一步包含 将所述数字表示发送给所述模拟监测状态机；以及比较所述数字表示与相关的模拟电压的预定值。
16.根据权利要求15所述的方法，进一步包含如果所述模拟电压的数字表示在所述查找表中存储的预定值以外，那么发送诊断错误信息，其中所述诊断错误信息与来自所述模拟块的特定模拟电压相关联。
17.根据权利要求14所述的方法，进一步包含通过所述多个选择比特的默认序列进行循环，从而访问所述多个模拟电压。
18.根据权利要求14所述的方法，进一步包含通过利用对所述模拟监测状态机的控制输入来覆盖访问所述多个模拟电压的默认序列。
19.根据权利要求14所述的方法，进一步包含 将所述数字表示发送至集成电路外部的探测点。
20.根据权利要求14所述的方法，进一步包含 通过利用控制输入来重新配置所述模拟监测状态机。
全文摘要
本发明涉及一种能够监测模拟块内的模拟电压的集成电路。所述集成电路具有模拟测试多路复用器(多路复用器)，其输入连接到模拟块内感兴趣的模拟电压。所述模拟测试多路复用器将模拟块的选定模拟电压定向到模拟测试多路复用器的输出。所述集成电路进一步包括模拟监测状态机，其提供选择比特给模拟测试多路复用器，使得能够随机访问模拟块内的模拟电压。所述集成电路还包括模拟数字转换器，其用于将模拟测试多路复用器的选定模拟电压转换为数字表示。
文档编号G01R31/28GK102272611SQ200980153469
公开日2011年12月7日 申请日期2009年10月26日 优先权日2008年10月31日
发明者A·陈, S·舒马拉耶夫, W·翁 申请人:阿尔特拉公司