专利名称：多通道复合触发数字示波器的制作方法
技术领域：
本发明涉及一种示波器，尤其涉及一种多通道复合触发数字示波器。
背景技术：
示波器作为一种通用测试测量仪器，在工业自动化、计算机、航空航天等领域的应用中发挥着重要的作用。随着系统的信号时钟速度越来越快，各行业应用对示波器的要求也在不断发展，除了在性能上要求更高的带宽、更快的采样率和更深存储长度之外，从应用角度来看示波器正被越来越频繁地应用于测试复杂信号，包括模拟和数字电路设计、通信、 汽车电子等领域。当前的数字示波器的多为单通道条件触发，即示波器触发显示仅仅与一个通道相关，但是示波器的应用中很多的时候是需要多个点同时检测。用户在检测过程中大部分可能仅仅对多个通道具有某种很少发生的固定关系(例如某种异常、某过程的开始)时刻的左右时刻波形或其他检测点的波形感兴趣，在这种情况下，使用单通道触发很难甚至无法锁定，造成用户检测困难。

发明内容
本发明目的是提供一种多通道复合触发数字示波器，其复合各通道的触发条件， 便于检测没有固定关系时刻的波形或其他检测点的波形状态。为解决上述的技术问题，本发明包括通道信号采集电路，所述的通道信号采集电路连接FPGA处理模块，FPGA处理模块连接CPU，CPU连接Flash程序存储器和内存储器， FPGA处理模块连接外存储器，CPU连接显示器，通道信号采集电路为2个或2个以上。所述的通道信号采集电路包括通道模拟放大电路，通道模拟放大电路连接通道模数转换器，通道模数转换器并联比较器。所述的FPGA处理模块内设的各触发条件为边缘捕获触发、电平匹配捕获、脉宽匹配触发或波形斜率匹配触发中的任意一种。所述的各通道触发条件的顺序包括各触发条件同时发生或各触发条件先后顺序发生。所述的各通道的触发条件可相同也可不相同。本发明复合各通道的触发条件，发现条件成立或非成立(异常)时发出中断信号并在屏幕上显示同步点的状态，便于检测没有固定关系时刻的波形或其他检测点的波形状态。


图1为本发明的系统结构图。图2为本发明第一种实施方式的触发波形示意图。图3为本发明第二种实施方式的触发波形示意图。
3
图4为本发明第三种实施方式的触发波形示意图。
具体实施例方式如图1所示本发明的第一种实施方式包括通道信号采集电路，用于采集输入信号的波形数据，通道信号采集电路包括通道模拟放大电路，通道模拟放大电路连接通道模数转换器，通道模数转换器并联比较器，所述的模数转换器和比较器连接FPGA处理模块。FPGA处理模块连接CPU，CPU连接Fl ash程序存储器和内存储器，FPGA处理模块连接外存储器，CPU连接显示器。通道信号采集电路为2个，分别称为通道1和通道2。CPU为 ARM9, FPGA处理模块采用Lattice公司的一种低功耗、高性能和低价格的现场可编程门阵列LatticeXP2进行处理，通道模数转换器选用AD公司的双8位通道80MSPS的模数转换器件 AD^88。所述的FPGA处理模块内设的触发条件包括边缘捕获触发、电平匹配捕获、脉宽匹配触发、波形斜率匹配触发。1.边缘捕获触发捕获波形边缘触发位置。2.电平匹配捕获读取AD通道模数转换器采样的值，当条件符合时发出匹配信号。3.脉宽匹配触发分析波形的宽度，当波形宽度符合用户设置时是发出匹配信号。4.波形斜率匹配触发读取 AD通道模数转换器采样的数据，分析其电压上升或者下降的速度，当符合用户定义的要求时发出匹配信号。各通道的触发条件以先后顺序发生才触发。通道1预设的触发条件为边缘捕获触发的上升沿触发，通道2预设的触发条件为边缘捕获触发的上升沿触发，通道1上升沿触发后的T时间加减t的时间段内通道2有上升沿触发时则发出系统触发信号通过CPU将用户设置的时间范围T士t传送到FPGA处理模块中，将两个通道都设置为边缘捕获触发的上升沿触发；当通道1上升沿事件发生时FPGA 处理模块开始使用一个高频信号计数，当计数器的值X高频信号周期在T士t的时间范围内时，开始监测通的2的上升沿信号，如果在此时间段内发生上升沿事件则发出触发信号， 计数器清零，等待下一个通道1上升沿事件；反之则重新开始等待通道1的上升沿事件。如图2所示触发点在通道1上升沿后T士t时间内触发。本发明的第二种实施方式包括通道信号采集电路，用于采集输入信号的波形数据，通道信号采集电路包括通道模拟放大电路，通道模拟放大电路连接通道模数转换器， 通道模数转换器并联比较器，所述的模数转换器和比较器连接FPGA处理模块。FPGA处理模块连接CPU，CPU连接Flash程序存储器和内存储器，FPGA处理模块连接外存储器，CPU连接显示器。通道信号采集电路为2个，分别称为通道1和通道2。CPU为ARM9，FPGA处理模块采用Lattice公司的一种低功耗、高性能和低价格的现场可编程门阵列LatticeXP2进行处理，通道模数转换器选用AD公司的双8位通道80MSPS的模数转换器件AD9288。所述的FPGA处理模块内设的触发条件包括边缘捕获触发、电平匹配捕获、脉宽匹配触发、波形斜率匹配触发。1.边缘捕获触发捕获波形边缘触发位置。2.电平匹配捕获读取AD通道模数转换器采样的值，当条件符合时发出匹配信号。3.脉宽匹配触发分析波形的宽度，当波形宽度符合用户设置时是发出匹配信号。4.波形斜率匹配触发读取 AD通道模数转换器采样的数据，分析其电压上升或者下降的速度，当符合用户定义的要求时发出匹配信号。各通道的触发条件同时发生才触发系统显示波形。通道1的预设触发条件为电平匹配捕获，通道2的预设触发条件为边缘捕获触发的上升沿触发，当通道1电平大于电压Vl时，如果通道2有上升沿触发则发出触发信号，使用cpu将电平值Vl送入FPGA处理模块，设置通道1电平大于Vl，通道2上升沿的触发条件；等待通道2的上升沿触发，如果通道2上升沿触发条件发生时，检测通道1的电平，如果通道1当时的电平大于Vl则发出中断，反之则等待下一次的通道2的上升沿事件发生。如图3所示当通道1电平高于Vl时，通道2有上升沿时触发。本发明的第三种实施方式包括通道信号采集电路，用于采集输入信号的波形数据，通道信号采集电路包括通道模拟放大电路，通道模拟放大电路连接通道模数转换器， 通道模数转换器并联比较器，所述的模数转换器和比较器连接FPGA处理模块。FPGA处理模块连接CPU，CPU连接Flash程序存储器和内存储器，FPGA处理模块连接外存储器，CPU连接显示器。通道信号采集电路为2个，分别称为通道1和通道2。CPU为ARM9，FPGA处理模块采用Lattice公司的一种低功耗、高性能和低价格的现场可编程门阵列LatticeXP2进行处理，通道模数转换器选用AD公司的双8位通道80MSPS的模数转换器件AD9288。所述的FPGA处理模块内设的触发条件包括边缘捕获触发、电平匹配捕获、脉宽匹配触发、波形斜率匹配触发。1.边缘捕获触发捕获波形边缘触发位置。2.电平匹配捕获读取AD通道模数转换器采样的值，当条件符合时发出匹配信号。3.脉宽匹配触发分析波形的宽度，当波形宽度符合用户设置时是发出匹配信号。4.波形斜率匹配触发读取 AD通道模数转换器采样的数据，分析其电压上升或者下降的速度，当符合用户定义的要求时发出匹配信号。各通道的触发条件同时发生才触发系统显示波形。通道1预设的触发条件为电平匹配捕获，通道2预设的触发条件为电平匹配捕获， 设置通道1电平大于VI，同时通道2的电平小于V2时发出触发信号，将通道1和通道2的电平条件值送入FPGA处理模块，然后设置关系，即通道1电平大于VI、通道2电平小于V2。 监控通道1和通道2的电平值，各个通道的同时发生时触发信号发出(AND)。如图4所示 通道1大于Vl和通道2小于V2时发出中断。作为本发明的改进，各通道的触发条件还可采用脉宽匹配触发、波形斜率匹配触发。各通道的混合使用是指既可各通道使用一样的触发条件，也可各通道采用不同的触发条件。本发明的通道模拟放大电路、通道模数转换器和并联比较器组成的通道为3个、4个、 5个或更多。
权利要求
1.一种多通道复合触发数字示波器，包括通道信号采集电路，其特征在于所述的通道信号采集电路连接FPGA处理模块，FPGA处理模块连接CPU，CPU连接Flash程序存储器和内存储器，FPGA处理模块连接外存储器，CPU连接显示器，通道信号采集电路为2个或2 个以上。
2.根据权利要求1所述的多通道复合触发数字示波器，其特征在于所述的通道信号采集电路包括通道模拟放大电路，通道模拟放大电路连接通道模数转换器，通道模数转换器并联比较器。
3.根据权利要求2所述的多通道复合触发数字示波器，其特征在于所述的FPGA处理模块内设的各触发条件为边缘捕获触发、电平匹配捕获、脉宽匹配触发或波形斜率匹配触发中的任意一种。
4.根据权利要求2所述的多通道复合触发数字示波器，其特征在于所述的各通道触发条件的顺序包括各触发条件同时发生或各触发条件先后顺序发生。
5.根据权利要求2所述的多通道复合触发数字示波器，其特征在于所述的各通道的触发条件可相同也可不相同。
全文摘要
本发明及一种示波器，尤其涉及一种多通道复合触发数字示波器，它包括模数转换器和比较器连接FPGA处理模块，FPGA处理模块连接CPU，CPU连接Flash程序存储器和内存储器，FPGA处理模块连接外存储器，CPU连接显示器，通道模拟放大电路、通道模数转换器和并联比较器为2个或2个以上。其复合各通道的触发条件，便于检测没有固定关系时刻的波形或其他检测点的波形状态。
文档编号G01R13/02GK102384994SQ201010273030
公开日2012年3月21日 申请日期2010年9月6日 优先权日2010年9月6日
发明者吴晓北, 徐凯 申请人:河南友利华系统工程有限公司