专利名称：测试电路板的制作方法
技术领域：
本实用新型为 一 种测试电路板，尤指 一 种用来测试待测试 元件的测试电蹈一反。
背景技术：
为了确保集成电路(integrated circuit, IC)出货时的品质，在 完成制造过程之后， 一般都会对每一颗IC执行测试，制造商会 依据对IC执行测试的结果，来决定此颗IC是否合格，并据以判 断是否可将此颗IC供应给下游的厂商。
请参阅图1,图l所示为现有技术用来执行IC量产测试的测 试架构示意图。在该测试架构中，利用测试才几(tester ) IO来作 为测试待测试元件(Device Under Test, DUT ) 22的工具。其中， 待测试元件22可为一待测的集成电路(IC),而为了测试方便， 待测试元件22通常设置于一待测试元件电鴻4反(DUT board) 20上。
请参阅图2，图2所示为现有技术的测试电路板的示意图。 如图1以及图2所示，通常，测试机(10)在进行测试时，通常 都搭配专属的待测试元件电路才反(20)来进4于测试，而且根据 不同的待测试元件(22),其相对应的待测试元件电路板(20) 上的电路也有所不同，待测试元件电路板(20)上通常包含有 一些基本的测试连接端点(24)用以对待测试元件(22)进行 测试，例如电源端(DPS)、继电器控制端(RELAY CONTROL)、 通道端(CHANNEL)、 CBIT端、万用孔等等。
此外，亦有人为了解决利用人工接线所带来的问题，而采 用了另一种方式，该种方式利用将所需使用的测试电路另外安装在一印刷电路板上，并在印刷电路板上与待测试元件电路板
(DUT board)上分别设置多个排线接槽，再利用排线连接印 刷电赠^反与待测试元件电^各板(DUTboard),用以将测试信号 传送至印刷电聘4反，以对待测试元件进4亍测试。

实用新型内容
过去在进行IC测试时往往都需要利用人工接线的方式制作 待测试元件电鴻4反，但该方式相当麻烦且容易4妄错，此种情况 下会导致测试者必需浪费额外的时间进行除错，不仅耗费时间 又耗费人力；如果利用连接一印刷电路的方式进行测试，虽可 避免人工接线所生的问题，但如所需测试的待测试元件是需要 高稳定电压及20M HZ以上的高频率的待测元件时，则容易因排 线在进行信号传输时产生信号干扰，使得测试产生误差；因此， 本实用新型主要目的为提供一种测试电路板，以解决上述的问 题。
本实用新型为 一种测试电鴻一反，安装于一测试4凡上，用来 测试至少 一 待测试元件(device under test, DUT ), 包括至少 一测试电^各，利用印刷电^各的方式直4妻将该至少 一 测试电^各安 装在该测试电路板上，且该至少 一 测试电路上设有至少 一待测 试元件插槽，用以放置该至少一待测试元件以进行测试；及多 个信号接送点，用来接收该测试机所传送来的多个测试信号， 并通过该至少 一 测试电路将该多个测试信号传送至该至少 一 待 测试元件插槽来对该至少 一待测试元件进行测试，且传送该至 少一待测试元件根据该多个测试信号所对应产生的多个输出信 号至该测试才几。
本实用新型所述的测试电路板，该至少 一 测试电路指四组 测试电^各，佳_ ;彈该测试电鴻*才反 一 次测i式四颗纟寺测试元件。本实用新型所述的测试电路4反，该测试电鴻一反上还包括 多个栓锁柱或4全锁孔，使该测试电^各^反稳固地架设于该测试机上。
本实用新型所述的测试电鴻4反，该测试4几为一VTT V8000 的测试才几。
本实用新型所述的测试电赠4反，该至少一^f寺测试元件为集 成电路或晶圆。
本实用新型所述的测试电蹈^反，该至少一^f寺测试元件指在 进行测试时需要2 0兆赫兹以上频率的待测元件。
本实用新型所述的测试电路板，该至少 一 待测试元件指在 进行测试时需要高稳定电压的待测元件，该高稳定电压的大小 介于2.5伏至60伏特之间。
通过本实用新型的测试电路板，不仅可解决利用人工接线
产生的费时易出错的问题外，同时亦因只需用利用单 一 测试电 路板即可进行测，所以不会有因排线在进行信号传输时产生信 号干扰的问题；如此可使测试的工作复杂度大幅简化且使效率 提升，同时所测得的数据信息亦相对较为准确。


图l为现有技术用来执行IC量产测试的测试架构示意图。
图2所示为现有技术的测试电路板的示意图。
图3所示为本实用新型的测试电路板的示意图(正面)。
图4所示为本实用新型的测试电踏4反的示意图(反面)。
图5所示为测试^L的示意图。
图6所示为测试机的锁固盘的示意图。
图7所示为本实用新型的测试电蹈4反结合于测试才几上的示意图。
具体实施方式
为使更了解本实用新型的目的、技术特征和效果，列举一 较佳实施例，并配合所附图式作详细i兌明。
请参阅图3至图7，本实用新型是一种测试电路板(3 )，安 装于一测试机(4 )上(本实施方式以VLSI TEST TECHNOLOGY Inc.所生产的VTT V8000的测试机做说明)，可一次测试四颗待 观'Ji式元4牛(device under test, DUT ); i亥观'j ^式电^各一反包4舌
四组测试电路(31 ),利用印刷电路的方式直接将所需的测 试电路安装在该测试电^各板(3 )上，且该测试电^各(31 )上设 有四组待测试元件插槽(32 ),用以放置该待测试元件以进行测 试；
多个信号接送点(33 ),用来接收该测试机(4)的排针(41 ) 所传送来的多个测试信号，并通过该测试电路(31)将该测试 信号传送至该待测试元件插槽(32)来对该待测试元件进行测 试；同时亦传送该测试元件才艮据该测试信号所对应产生的多个 输出信号至该测试机(4);及
多个栓锁孔(34 )(亦可为栓锁柱，依据不同测试机的不同 测试方式而改变)，用以结合至该测试才几(4)上乂t应的一全锁柱 (42)上，再利用该测试机(4)上的锁固盘(43)将该测试电 路板(3)稳固地架设于该测试机(4)上。
本实用新型的测试电路板(3 )尤指利用于测试集成电路 (Integrated Circuit, IC)或晶圆，且测试的环境需要高稳定电压 及20MHZ以上的高频率时，与其他方式或测试电^各板比较，所 得到的效果更为显著，其中该高稳定电压范围为2.5V至60V， 其可在提供稳定电源的同时达到测试值的精准。
由上述各实施例可知，通过本实用新型的测试 路板，不 仅可解决利用人工接线产生的费时易出错的问题，同时亦因只
6需利用单一测试电路板即可进行测，所以不会有因排线在进行
信号传输时产生信号干扰的问题；如此可使测试的工作复杂度 大幅简化且使效率提升，同时所测得的数据信息亦相对较为准确。
以上所述仅为本实用新型较佳实施例，然其并非用以限定 本实用新型的范围，任何熟悉本项技术的人员，在不脱离本实 用新型的精神和范围内，可在此基础上做进一步的改进和变化， 因此本实用新型的保护范围当以本申请的权利要求书所界定的 范围为准。
附图中符号的简单说明如下
10测试机
20待测试元件电赠4反
22待测试元件
24:连接端点
28连接线
3:测i式电3各氺反
31测试电鴻^
32^f寺测试元件插槽
33信号接送点
34.栓锁孔
4:测試枳j
41排针
42:栓锁柱
43:锁固盘。
权利要求1.一种测试电路板，其特征在于，安装于一测试机上，用来测试至少一待测试元件，该测试电路板包括至少一测试电路，利用印刷电路的方式直接将该至少一测试电路安装在该测试电路板上，且该至少一测试电路上设有至少一待测试元件插槽，该至少一待测试元件插槽用以放置该至少一待测试元件以进行测试；及多个信号接送点，用来接收该测试机所传送来的多个测试信号，并通过该至少一测试电路将该多个测试信号传送至该至少一待测试元件插槽来对该至少一待测试元件进行测试，且传送该至少一待测试元件根据该多个测试信号所对应产生的多个输出信号至该测试机。
2. 根据权利要求l所述的测试电路板，其特征在于，该至少 一测试电3各指四组测试电3各，使得该测试电鴻4反一次测试四 颗^f寺测试元件。
3. 根据权利要求l所述的测试电路板，其特征在于，该观1
试电路板上还包括多个栓锁柱或栓锁孔，〗吏该测试电路板稳 固地架设于该测试才几上。
4. 根据权利要求l所述的测试电路板，其特征在于，该测 试4几为一VTT V8000的测试才几。
5. 根据权利要求l所述的测试电路板，其特征在于，该至 少一待测试元件为集成电路或晶圆。
6. 根据权利要求l所述的测试电路板，其特征在于，该至 少 一 待测试元件指在进行测试时需要2 0兆赫兹以上频率的待测 元件。
7. 根据权利要求6所述的测试电路板，其特征在于，该至 少 一待测试元件指在进行测试时需要高稳定电压的待测元件， 该高稳定电压的大小介于2.5伏至60伏特之间。
专利摘要本实用新型提供一种测试电路板，安装于一测试机上，用来测试至少一待测试元件，该测试电路板包括至少一测试电路，利用印刷电路的方式直接将该至少一测试电路安装在该测试电路板上，且该至少一测试电路上设有至少一待测试元件插槽，用以放置该至少一待测试元件以进行测试；及多个信号接送点，用来接收该测试机所传送来的多个测试信号，并通过该至少一测试电路将该多个测试信号传送至该至少一待测试元件插槽来对该至少一待测试元件进行测试，且传送该至少一待测试元件根据该多个测试信号所对应产生的多个输出信号至该测试机。本实用新型可使测试的工作复杂度大幅简化且使效率提升，同时所测得的数据信息亦相对较为准确。
文档编号G01R31/26GK201417298SQ20092015060
公开日2010年3月3日 申请日期2009年4月28日 优先权日2009年4月28日
发明者蒋维棻, 贾永旺 申请人:普诚科技股份有限公司