专利名称：导航雷达数据处理器的制作方法
技术领域：
本实用新型涉及航海导航雷达技术领域，具体的说是一种导航雷达数据处理器。
背景技术：
在目前的航海导航雷达技术领域，导航雷达的显示处理单元是将雷达回波信号与 船首信号、方位信号、主脉冲信号、GPS定位信号、AIS自动识别信号、罗经指北信号等融合 在一起，经过杂波抑制，最后在显示屏上将信号显示出来。以往的雷达中，其显示处理单元， 或者是由模拟电路来实现，或者是采用雷达处理卡，将数据传送与处理分开实现。这种处理 模式无论从成本、可靠性以及性能方面都存在着不足。随着全球气候的变暖，气候的多变性 越来越明显，导航雷达的处理能力需求越来越高，使用已有的处理模式已适应不了时代的 要求，因此开发一种能够适用现时需求的导航雷达数据处理器就成了噬需解决的问题。
发明内容本实用新型的目的是针对现有的导航雷达数据处理方面存在的不足，提供一种结 构紧凑、线路清晰、集成度高、成本低的导航雷达数据处理器。本实用新型的目的是通过以下技术方案解决的一种导航雷达数据处理器，所述的导航雷达数据处理器包括FPGA芯片，FPGA芯片 内嵌入中央处理器、逻辑控制模块和通讯集成模块；所述的中央处理器与逻辑控制模块相 连，逻辑控制模块与通讯集成模块相连。所述的FPGA芯片内嵌有1一 6个中央处理器。所述的FPGA芯片内嵌有杂波处理数据库。所述的FPGA芯片通过内嵌的通讯集成模块与信号输入端、信号输出端、外置设 备、显示器和键盘相连。所述的信号输出端为PCI总线、ARM总线和局域网总线。所述的外置设备为卫星定位系统、船舶自动识别系统和指北罗经。本实用新型相比现有技术有如下优点1、本实用新型通过在FPGA芯片内内嵌软核中央处理器和其他外围控制设备的方 法，可以将航海导航雷达所有需要处理的信号融入进来进行并行处理；2、本实用新型通过内嵌通讯集成模块与各种总线和端口的连接，可以实时将数据 处理的结果传输出去；3、本实用新型结构紧凑、线路清晰、集成度高、成本较低，适宜推广使用。
附图1为本实用新型的原理示意图。其中1 一FPGA芯片；2—中央处理器；3—逻辑控制模块；4一通讯集成模块；5— 信号输入端；6—信号输出端；7—外置设备；8—显示器；9一键盘。
具体实施方式

以下结合附图与实施例对本实用新型作进一步的说明。如图所示一种导航雷达数据处理器，导航雷达数据处理器包括FPGA芯片1，FPGA 芯片1内嵌入1一6个中央处理器2、逻辑控制模块3和通讯集成模块4，FPGA芯片1还内 嵌有杂波处理数据库；其中中央处理器2与逻辑控制模块3相连，逻辑控制模块3与通讯集 成模块4相连。另外FPGA芯片1通过内嵌的通讯集成模块4与信号输入端5、信号输出端 6、外置设备7、显示器8和键盘9相连，以达到实时进行数据传输和数据处理的设计需求； 其中信号输出端6为PCI总线、ARM总线和局域网总线等总线结构，外置设备7为卫星定位 系统、船舶自动识别系统和指北罗经等系统设备。如图1所示，本实用新型由由FPGA芯片1加上外围处理设备组成。首先，在FPGA 芯片1中设置了 3个内嵌中央处理器2和逻辑控制模块3，还内嵌了杂波处理数据库，并且 还内嵌了与信号输入端5、信号输出端6、外置设备7、显示器8和键盘9相连接的通讯集成 模块4。具体的连接是导航雷达收发机单元的船首信号、方位信号、控制信号、主脉冲信 号、检测信号、控制信号通过信号输入端5与FPGA芯片1内嵌通讯集成模块4的UART接口 相连接，使FPGA芯片1可以直接接收和发送这些信号。信号输入端6可为PCI总线、ARM总线和局域网总线等总线结构，其中PCI总线、 PC104PLUS,PCI-E总线与通讯集成模块4中的的PCI_Compiler接口直接相连接，使FPGA芯 片1可以直接挂接在标准的局部总线上；ARM总线与通讯集成模块4中的Slavejemplate 的接口直接相连接，使FPGA芯片1可以成为ARM系统的一个处理单元；局域网总线与通讯 集成模块4中的Ethernet接口直接相连接，使FPGA芯片1可以成为局域网中的一个节点。 以上连接，也就是将航海导航雷达信号数据处理器直接挂接在各种总线上，实现了与各种 主机系统的无缝连接。外置设备7可为卫星定位系统(GPS)、船舶自动识别系统(AIS)、指北罗经等，将外 置设备7通过RS485/422转TTL电平接口和RS232转TTL电平接口与通讯集成模块4中的 PIO接口相连接，实现FPGA芯片与外置设备的连接，可以采集外置设备的信号和数据。将显示器8的VGA接口与通讯集成模块4中的Video and Image Process接口直 接相连接，可以将系统的处理结果在通用显示器上显示出来。本实用新型通过在FPGA芯片1内内嵌软核中央处理器2和其他外围控制设备的 方法，可以将航海导航雷达所有需要处理的信号融入进来进行并行处理，并可以实时将数 据处理的结果传输出去；本实用新型结构紧凑、线路清晰、集成度高、成本较低，适宜推广使用。
权利要求一种导航雷达数据处理器，其特征在于所述的导航雷达数据处理器包括FPGA芯片(1)，FPGA芯片(1)内嵌入中央处理器(2)、逻辑控制模块(3)和通讯集成模块(4)；所述的中央处理器(2)与逻辑控制模块(3)相连，逻辑控制模块(3)与通讯集成模块(4)相连。
2.根据权利要求1所述的导航雷达数据处理器，其特征在于所述的FPGA芯片(1)内嵌 有1一6个中央处理器(2)。
3.根据权利要求1所述的导航雷达数据处理器，其特征在于所述的FPGA芯片(1)内嵌 有杂波处理数据库。
4.根据权利要求1所述的导航雷达数据处理器，其特征在于所述的FPGA芯片(1)通过 内嵌的通讯集成模块(4)与信号输入端(5)、信号输出端(6)、外置设备(7)、显示器(8)和键 盘(9)相连。
5.根据权利要求4所述的导航雷达数据处理器，其特征在于所述的信号输出端(6)为 PCI总线、ARM总线和局域网总线。
6.根据权利要求4所述的导航雷达数据处理器，其特征在于所述的外置设备(7)为卫 星定位系统、船舶自动识别系统和指北罗经。
专利摘要本实用新型公开了一种导航雷达数据处理器，所述的导航雷达数据处理器包括FPGA芯片(1)，FPGA芯片(1)内嵌入中央处理器(2)、逻辑控制模块(3)和通讯集成模块(4)；所述的中央处理器(2)与逻辑控制模块(3)相连，逻辑控制模块(3)与通讯集成模块(4)相连。本实用新型通过在FPGA芯片内内嵌软核中央处理器和其他外围控制设备的方法，可以将航海导航雷达所有需要处理的信号融入进来进行并行处理，并可以实时将数据处理的结果传输出去；本实用新型结构紧凑、线路清晰、集成度高、成本较低，适宜推广使用。
文档编号G01S7/02GK201749186SQ201020519958
公开日2011年2月16日 申请日期2010年9月7日 优先权日2010年9月7日
发明者杨大宁 申请人:杨大宁