专利名称：测试板电路的制作方法
技术领域：
本实用新型是关于一种测试板电路，尤指一种具有静电防护的测试板电路。
背景技术：
集成电路IC于完成封装为成品后，接着就是要测试集成电路IC的良率。此测试称为成品测试，目的在确认集成电路IC成品的功能、速度、容忍度、耗电、散热等属性是否正常，以保证IC成品出货的质量。请参见图1，为传统的集成电路IC的测试板的示意图。测试板10上有插座 (Socket) 12，使待测的集成电路IC14可置放于插座12内。插座12上会有数个连接端a与集成电路IC14的接脚电性连接。测试板10也会有插槽18，插槽18内会有数个端子电性连接至插座12的数个连接端a，使测试机台(未绘出)透过插槽18将测试信号传送至集成电路IC进行测试。一般的集成电路IC均会有设计静电防护电路，以避免静电放电造成的集成电路 IC的劣化或毁损。目前工业界认定一般商用集成电路IC必须通过ESD组件敏感等级为 HBM测试要达+-2kV以上。请参见图2，为工作台常见的硅胶材料所造成的静电与湿度的关系图。如图所示，静电在潮湿环境(湿度大于80%)与干燥(湿度小于20%)，静电等级可由2，000伏特以下升高到10，000伏特以上。测试环境中，集成电路IC的运送、机台的运作，均可能因摩擦而产生静电，这些静电可能会超过集成电路IC内部的静电防护电路的承受上限而于测试过程使集成电路IC因静电放电而劣化或损坏，尤其在干燥的测试环境下。 如何避免集成电路IC在测试环境因静电放电而受损是目前待解决的问题。

实用新型内容鉴于先前技术中的测试环境可能产生静电而使待测集成电路IC受损，本实用新型的目的在于提供一种测试板电路，在测试板上增加一静电防护电路，使静电可透过此静电防护电路释放而避免损及待测集成电路IC的内部电路。为达上述目的，本实用新型提供了一种测试板电路，包含一电路基板、一测试连接槽及一静电防护电路。电路基板设置一半导体组件容置区，半导体组件容置区有数个连接端用以连接一待测半导体组件的数个接脚。测试连接槽耦接数个连接端，用以传送测试信号至待测半导体组件。静电防护电路耦接于数个连接端及测试连接槽之间，用以提供一静电防护。在本实用新型的一实施例中，所述的测试板电路还包含至少一电源连接点，耦接该半导体组件容置区以提供一电力至该待测半导体组件，该静电防护电路还耦接该至少一电源连接点。该静电防护电路包含瞬态电压抑制器二极管或多层变阻器。在本实用新型的另一实施例中，该静电防护电路包含瞬态电压抑制器二极管或多层变阻器。本实用新型通过在测试板上增加一静电防护电路，使静电可透过此静电防护电路释放而避免损及待测集成电路IC的内部电路。以上的概述与接下来的详细说明皆为示范性质，是为了进一步说明本实用新型的申请专利范围。而有关本实用新型的其它目的与优点，将在后续的说明与附图加以阐述。

图1为传统的集成电路IC的测试板的示意图；图2为工作台常见的硅胶材料所造成的静电与湿度的关系图；图3为根据本实用新型的一较佳实施例的测试板电路的示意图。主要组件符号说明先前技术10:测试板12 插座14:集成电路IC18 插槽a 连接端本实用新型100 测试板电路110:电路基板112:半导体组件容置区114:待测半导体组件116:功能测试电路118 测试连接槽120:静电防护电路b 连接端VCC:驱动电压源
具体实施方式
请参见图3，为根据本实用新型的一较佳实施例的测试板电路的示意图。测试板电路100包含一电路基板110、一测试连接槽118及一静电防护电路120，以供测试一待测半导体组件114的功能及电路特性是否符合规格。电路基板110上设置有一半导体组件容置区112，半导体组件容置区112有数个连接端b。当待测半导体组件114置放于半导体组件容置区112时，待测半导体组件114的数个接脚将对应耦接到这些连接端b。测试连接槽118，具有数个端子(未绘出)耦接至半导体组件容置区112中对应的连接端b。如此， 测试机台(未绘出)的测试信号可透过测试连接槽118传送至待测半导体组件114的各接脚，以测试待测半导体组件114是否正常。静电防护电路120耦接于半导体组件容置区112的连接端b及测试连接槽118之间，用以提供一静电防护。如此，任何静电放电均会先经过静电防护电路120而被释放，以避免损及待测半导体组件114。另外，若待测半导体组件114需要较大的电力供给，可额外于电路基板110设置电
4源连接点以提供待测半导体组件114操作所需的电力。如图3所示，测试板电路100额外设置两个电源连接点分别连接至一驱动电压源VCC及接地。静电防护电路120还耦接这些电源连接点的至少其中之一，使静电的放电路径可透过这些电源连接点来释放。电路基板110也可以设置功能测试电路116，以提供测试待测半导体组件114时辅助之用，例如可设置电阻、电容等组件，以达到限流、稳压等作用。静电防护电路120可以包含二极管或者陶瓷电容器做为静电防护组件，例如 瞬态电压抑制器二极管(TVS，Transient Voltage Suppresser)或多层变阻器(MLV， Multi-Layer Varistor)等固态二极管。尤其是TVS 二极管，其具有高压承受能力及泄放瞬态大电流的优点，具有理想的静电防护保护的作用。如上所述，本实用新型完全符合专利三要件新颖性、进步性和产业上的利用性。 本实用新型在上文中已以较佳实施例揭露，然熟悉本项技术者应理解的是，该实施例仅用于描绘本实用新型，而不应解读为限制本实用新型的范围。应注意的是，举凡与该实施例等效的变化与置换，均应设为涵盖于本实用新型的范畴内。因此，本实用新型的保护范围当以权利要求书所界定的范围为准。
权利要求1.一种测试板电路，其特征在于，包含一电路基板，设置一半导体组件容置区，该半导体组件容置区有数个连接端用以连接一待测半导体组件的数个接脚；一测试连接槽，耦接该数个连接端，用以传送测试信号至该待测半导体组件；以及一静电防护电路，耦接于该数个连接端及该测试连接槽之间，用以提供一静电防护。
2.根据权利要求1所述的测试板电路，其特征在于，还包含至少一电源连接点，耦接该半导体组件容置区以提供一电力至该待测半导体组件，该静电防护电路还耦接该至少一电源连接点。
3.根据权利要求2所述的测试板电路，其特征在于，该静电防护电路包含瞬态电压抑制器二极管或多层变阻器。
4.根据权利要求1所述的测试板电路，其特征在于，该静电防护电路包含瞬态电压抑制器二极管或多层变阻器。
专利摘要本实用新型提供了一种测试板电路，包含一电路基板、一测试连接槽及一静电防护电路。电路基板设置一半导体组件容置区，半导体组件容置区有数个连接端用以连接一待测半导体组件的数个接脚。测试连接槽耦接数个连接端，用以传送测试信号至待测半导体组件。静电防护电路耦接于数个连接端及测试连接槽之间，用以提供一静电防护。
文档编号G01R1/04GK202008495SQ20112003538
公开日2011年10月12日 申请日期2011年2月1日 优先权日2011年2月1日
发明者蒙上欣 申请人:登丰微电子股份有限公司