专利名称：俄盲监测器的制作方法
技术领域：
本实用新型涉及一种俄制盲降导航产品监测系统，特别涉及一种俄盲监测器。
技术背景监测器为整个导航产品中的一个重要部件，功能是全面、实时及精确的监测整机 的工作状态，并且能够针对故障信号及时产生相应告警信号。监测器监测数据的全面性、实时性及精确性是监测器的主要技术指标。现有的监 测器缺失对整机接收机及发射机载波频率、测距分机信号的固定延迟和脉冲宽度的监测； 现有监测器实用为89C196单片机完成整个过程的各种计算处理，处理速度缓慢3秒完成 整个信号的监测；现有监测器测量数据使用的A/D芯片为12位数据输出，采样输入范围 为-10V-+10V，测量数据精度上为5mV，不能够精确的表征信号的实际情况，误差比较大。
发明内容鉴于现有技术存在的缺陷，本实用新型提供了一种监测信号较全、计算处理速度 较快、采样速率更高、测量精度更高的俄盲系统监测器。本实用新型为实现上述目的，所采取的技术方案是一种俄盲监测器，包括监测 器，其特征在于还包括设置在监测器内的监测电路，所述监测电路包括控制模拟开关、 A/D采样芯片、FPGA模块、FRAM存储器、DSP处理器及串口模块，所述FPGA模块分别与A/ D采样芯片、控制模拟开关、DSP处理器连接，所述控制模拟开关与A/D采样芯片连接，所述 DSP处理器分别与FRAM存储器、串口模块连接。本实用新型的有益效果是改进及完善俄制盲降监测器，补全并增加监测器监测 的信号，增加了各单元BIT验证信号；采用高速的DSP替代原有的单片机，1秒时间内能将 所有监测信号周期性测量3次，提高了处理速度；使用14位的高精度A/D芯片，采样速率更 高，测量精度提高到0. 3mV更加准确。

图1为本实用新型电路连接框图并作为摘要附图。图2为本实用新型FPGA模块内部电路连接框图。
具体实施方式
如图1所示，俄盲监测器，包括监测器，还包括设置在监测器内的监测电路，监测 电路包括控制模拟开关、A/D采样芯片、FPGA模块、FRAM存储器、DSP处理器及串口模块， FPGA模块分别与A/D采样芯片、控制模拟开关、DSP处理器连接，控制模拟开关与A/D采样 芯片连接，DSP处理器分别与FRAM存储器、串口模块连接。如图2所示，FPGA模块的内部监测处理电路结构为A/D模块、测频模块、DME模 块、ISL模块、AC-DC-BIT模块及BLOCK-BIT模块分别与时钟分频模块及DSP接口连接，所述A/D模块与锁相环连接。上述电路中所要监测处理的信号1、监测接口板送来的多种模拟电平信号，这些信号包括反映航道可听系数的1300Ηζ、2100Ηζ脉冲信号；反映宽度可听系数的1300Ηζ、2100Ηζ脉冲信号；反映孔径可听系数的1300Ηζ、2100Ηζ脉冲信号；反映ILS(仪表着陆)发射机发射功率的直流电平信号；反映DME(测距应答器)发射机发射功率的直流电平信号。2、监测电源电平+5V、+15V、_15V。3、监测音频信号板产生的音频信号频率12. 5Hz、2100Hz、1300Hz。4、监测频合产生的载波频率。5、监测器本身的自检通过自校信号产生单元的自测信号测量通道线性自检。6、测量DME应答脉冲宽度、测量DME应答脉冲间隔时间、测量DME应答脉冲固定延 迟时间。7、与主控但与通讯，存储主控单元送来各信号预、告警门限的设定；将监测器测量 的各种测量值送往主控单元；当被测量的信号值超过告警或预告警门限，监测器向主控器 送出告警、预告警信号，同时显示各告警信号灯。工作原理1、可听系数测量接收来自接口单元的航道、孔径与宽度的脉冲信号，通过控制模 拟开关分别选择输入信号，使用高速采样A/D将脉冲采入FPGA内部FIFO中，送入DSP中， 测算1300与2100的电平，计算可听系数。2、功率测量通过控制模拟开关选择需要测量的功率电压，按线性比例测算功率 值，功率基准需要通过主控校准，由DSP完成测量计算。3、工作电压测量通过控制模拟开关选择测量的工作电压，进入A/D转换测量。4、测量频率选通要测信号，在FPGA内部完成单位时间计数测频，测频信号包括 音频单元的12. 5Hz，1300Hz, 2100Hz和频合输出的载波频率。5、应答脉冲测量在FPGA内部通过测量应答脉冲计算脉冲宽度，脉冲间隔；通过 测距接收机和发射机发来的边沿脉冲测算应答脉冲固定延迟。6、自测信号校准主控给音频单元设置固定的1300与2100脉冲幅度比值，然后通 过接口单元送入本单元，与设定值比对求出通道的固有线性系数，校准测量通道的线性度， 以达到监视单元的自校准测量。故障监测与告警本单元将主控通过串口送入的各信号的告警及预警门限存入 FRAM中，每次检测到信号后，将计算的结果与门限比较，检测信号是否告警，然后将告警状 态和计算结果通过串口送入主控单元，然后由主控实施相应的告警显示与主备机的切换动 作。
权利要求一种俄盲监测器，包括监测器，其特征在于还包括设置在监测器内的监测电路，所述监测电路包括控制模拟开关、A/D采样芯片、FPGA模块、FRAM存储器、DSP处理器及串口模块，所述FPGA模块分别与A/D采样芯片、控制模拟开关、DSP处理器连接，所述控制模拟开关与A/D采样芯片连接，所述DSP处理器分别与FRAM存储器、串口模块连接。
2.根据权利要求1所述的俄盲监测器，其特征在于所述的FPGA模块的内部监测处理 电路结构为A/D模块、测频模块、DME模块、ISL模块、AC-DC-BIT模块及BLOCK-BIT模块分 别与时钟分频模块及DSP接口连接，所述A/D模块与锁相环连接。
专利摘要本实用新型涉及一种俄盲监测器，它包括监测器，还包括设置在监测器内的监测电路，监测电路包括控制模拟开关、A/D采样芯片、FPGA模块、FRAM存储器、DSP处理器及串口模块，FPGA模块分别与A/D采样芯片、控制模拟开关、DSP处理器连接，控制模拟开关与A/D采样芯片连接，DSP处理器分别与FRAM存储器、串口模块连接。本实用新型的有益效果是改进及完善俄制盲降监测器，补全并增加监测器监测的信号，增加了各单元BIT验证信号；采用高速的DSP替代原有的单片机，1秒时间内能将所有监测信号周期性测量3次，提高了处理速度；使用14位的高精度A/D芯片，采样速率更高，测量精度提高到0.3mV更加准确。
文档编号G01S19/23GK201569743SQ20092025164
公开日2010年9月1日 申请日期2009年12月11日 优先权日2009年12月11日
发明者王志军 申请人:天津七六四通信导航技术有限公司