专利名称：用于测试印刷电路板上的电连接的方法和设备的制作方法
技术领域：
本发明总体上涉及印刷电路板测试，更具体地，涉及识别与印刷电路板上的元件的开路连接和短路连接。
背景技术：
在当今的生产现场(manufacturing floor)中，检测连接到印刷电路板(PCB)组件上的元件(比如集成电路器件、连接器、和插槽)的开路焊接连接是一大挑战。许多PCB 设计为都要通过将测试焊盘连接到板上的信号传输路径而进行测试。这些测试焊盘为测试设备提供了电接触点。然而，如果信号路径承承载了高速信号，则将测试焊盘连接到信号路径会不期望地改变信号路径的电气特性。图IA示出了传输路径的实例，为了用作测试接触点，测试焊盘110连接到该传输路径。在该实例中，传输路径形成为将器件101连接到器件103的微带线100。图IB示出了简易传输线模型，该模型表现出了带有测试焊盘110的微带100的电气特性。测试焊盘110增加了该区域内的微带的电容，从而明显降低了测试焊盘110附近的信号路径的阻抗。也就是说，测试焊盘110上的阻抗4可以明显小于沿着微带线的其他区域的阻抗Z2，即，Z1 < Z2O对于高速信号来说，阻抗中的这种变化会导致反射或者其他会妨碍信号可靠传输的不期望的影响。因此，测试焊盘可能会限制传输路径上可以可靠达到的信号传输速度。如今的一些技术不需要测试焊盘，而是借助板载边界扫描器件在传输路径上产生方波测试信号。连接到传输路径的其他集成电路器件、连接器和插槽将接收到信号，然后， 将该信号电容耦合到附近的检测器极板。这种开路测试技术的商业应用借助于施加频率范围较窄的周期信号，从而实施开路测量。该测试频率通常接近于10KHZ，这是因为，低频通常会使得检测到的信号振幅较低， 从而将降低故障覆盖率。超过IOKHz的频率往往会从PCB，而不是被测试的元件，耦合到检测器极板中，从而产生错误的测试通过结果。当激励通过边界扫描链合成时，如上所述的范围较窄的可用频率会产生问题。这是因为，边界扫描输出引脚上的方波输出频率是测试接入端口(TAP)测试时钟(TCK)频率、 以及扫描链中扫描单元的数量的函数。因此，随着边界扫描集成电路(IC)容量的变化和扫描单元数量的变化，将会产生各种各样的板型，从而对于供应商来说，难以提供其硬件运行范围内的激励频率。一些自动测试设备(ATE)供应商开发出了 IC硅设计中的新式边界扫描指令来简化测试。上述指令的一种称为Extestjoggle (外部测试切换)。当使用该命令时，所选输出引脚将在一个半TCK输入时钟频率上严格切换，从而消除了输出引脚的时钟频率和扫描链长度之间的相互依赖。然而，这种新式的边界扫描指令并没有在通常安装在PCB上的半导体器件中广泛实施。

发明内容
发明人了解并且认为，随着高速信号的广泛使用，印刷电路板(PCB)设计者再也无法忍受在电路测试期间用于获得电接入(access)的测试焊盘所带来的传输线的负面影响。提出了一种改进的无矢量测试方法，来解决现有印刷电路板组件上存在的高速信号上的测试覆盖缺失问题。提供了用于快速、有效地确定PCB上的元件的开路连接和短路连接的方法、系统、和设备。在一些实施例中，将电路组件上的诸如PCB的集成电路(IC)器件配置成虚拟信号发生器。虚拟信号发生器在信号路径上产生测试信号，该信号路径连接到电路组件上的另一元件的引脚。检测器极板位于邻近第二 IC器件的位置上，该检测器极板用作拾取器 (pick up)，耦合测试信号的一部分。通过分析所耦合的信号的瞬时特性来确定是否是良好连接，或者该测试引脚是开路还是短路。可以实施任何适当形式的时域分析。例如，在一些实施例中，通过检测器极板接收到的所耦合的信号与参考信号互相关。可以在利用已知“良好”单元实施的获知阶段期间获得参考信号。该互相关与阈值相比较，从而确定出被测试的引脚的连接质量，其中，该阈值也可以在获知阶段期间形成。如果测试失败，则可以实施附加的测试来确定该故障连接是短路还是开路。在一些方面，本发明涉及测试电路组件的方法。该方法包括将电路组件上的第一元件配置为在第一元件的第一引脚上产生第一信号；将探测器置于邻近电路组件上的第二元件的位置上；对第二信号实施时域分析，第二信号从第二信号电容耦合到探测器；以及基于第二信号的时域分析显示测试结果。在另一方面，本发明涉及测试电路组件的方法。该方法包括将电路组件上的第一元件配置为包括多个第一引脚，从而产生多个第一信号，每个第一信号都产生在对应的第一引脚上，对应的第一引脚来自于多个第一引脚；将探测器置于邻近电路组件上的第二元件的位置上，第二元件包括多个第二引脚；分析第二信号，第二信号从第二元件电容耦合到探测器，分析包括针对第二信号中的多个时间窗口中的每个时间窗口，将窗口中的第二信号与参考矢量互相关，参考矢量代表了多个第一信号的信号的期望值，多个第一信号通过第二元件的不同引脚耦合到探测器；以及基于分析显示测试结果。在又一方面中，本发明涉及一种计算机存储介质，包括计算机可执行指令，当在具有计算机的测试系统上执行计算机可执行指令时，控制测试系统来根据一种方法测试电路组件。该方法包括将电路组件上的第一元件配置为在第一元件的第一引脚上产生第一信号；将探测器置于邻近电路组件上的第二元件的位置上；实施第二信号的时域分析，第二信号从第二信号电容耦合到探测器；以及基于第二信号的时域分析显示测试结果。


当结合附图阅读以下详细描述时，将更好地理解本发明及其实施例。在附图中，元件没有必要按照比例绘制。通常，出现在多个附图中的相似元件通过相似的参考标记表示。 在附图中图IA示出带有测试接入焊盘的微带传输线；
图IB是图IA中所示的传输线的电气模型；图2是根据本发明的一些实施例的测试机构；图3是根据本发明的一些实施例的测试机构；图4是一些实施例的示出了一些特征的实验性测试结果的曲线图；图5是示出了根据一些实施例的获得获知信号(learned signal)和参考值的方法的流程图；图6是示出了根据一些实施例的测试被测试单元中的引脚的方法的流程图；图7是实验性测试信号的曲线图；图8A是根据一些实施例的在测试期间的输入信号和输出信号的概念图；图8B-图8E是根据一些实施例的在测试期间的输出信号的概念图；图8F-图8H是根据一些实施例的在测试期间的概念上的输出信号和获知信号的互相关性的概念图。图9是示出了根据一些实施例的用于确定故障连接是短路还是开路的方法的流程图；以及图IOA-图IOC是示出了用于识别缺陷类型的实例测试方案的方框图。
具体实施例方式发明人了解并且认为，需要无矢量测试技术来克服现有技术的限制。本发明公开了用于测试诸如集成电路(IC)器件、连接器、或者插槽的元件上的引脚与电路组件的电连接的系统和方法。该系统利用了配置为虚拟信号发生器的元件来产生测试信号。在一些实施例中，虚拟信号发生器是利用边界扫描链(boundary scan chain)来测试一系列引脚的边界扫描器件。测试信号从虚拟信号发生器沿着传输路径传送到被测试元件，比如另一 IC 器件、连接器、或者插槽。由于待测元件附近的检测器极板电容耦合到被测试元件中的导体，因此，该检测器极板用于接收测试信号。所耦合到的响应信号的特性表明应该连接到信号路径的元件上的引脚的电连接的质量，或者表明在引脚之间存在有电短路。通过时域分析来确定响应信号的特性，该分析包括将响应信号与已知响应相比较。通过分析确定出引脚上是否存在故障。如果通过分析显示出连接出现故障，则可以实施附加测试来确定该故障的性质，比如该故障是开路还是短路。时域分析确定出被检测出的响应与获知响应信号相匹配的可能性。因此，时域分析可以抵抗随机噪声，减少了在进行测试的生产现场产生的错误的故障报告。而且，时域分析可以运行在易于生成的相对简单的信号下，这点与现有技术的方式形成了鲜明对比，在现有技术的方式中，需要通过边界扫描部分产生振荡测试信号。另外，因为测试信号可以简化到单个信号传输，所以测试信号的参数不会受制于作为虚拟信号发生器的器件中的扫描链长度。图2示出了用于对电子组件进行短路测试或者开路测试的测试机构200。这种设置可以用作电路组件的制造工艺中的一部分。如图2所示，测试机构200配置为测试电路组件201。在所示实施例中，通过控制电路组件201上的器件“虚拟”信号发生器，将测试信号引入电路组件201中。虚拟信号发生器可以由自动测试设备控制在信号路径上产生出的测试信号，如果电路组件201装配正确，则该信号路径连接到电路组件201的一个或者多个其他元件上的引脚。通过感应和分析到达一个或者多个元件的测试信号，可以对一个或者多个元件与电路组件之间的连接质量进行评估。可以改变虚拟信号发生器的运行方式，从而在电路组件中不同导电路径上产生测试信号，或者可以通过控制而在不同时间将不同的器件作为虚拟信号发生器。而且，还可以改变感应到测试信号的元件，从而可以对电路组件之间的连接进行测试。在图2中，将半导体芯片配置成虚拟信号发生器210。安装在诸如印刷电路板 (PCB)的电路组件201上的第二器件230感应到响应。信号路径220将虚拟信号发生器210 与第二器件230相连接。如所示，测试机构配置为测试信号路径220与第二器件230上的测试引脚233之间的电连接。因为同样的测试过程可以用于元件上的每个引脚和电路组件上的每个元件，所以为了简明，只描述了与一个元件上的单个引脚有关的测试。然而，应该理解，也可以在不同时间通过类似方式测试与其他元件相关的引脚，或者，如果与一个元件或者引脚测试有关的信号将不会干扰其他元件或者引脚的测试，则上述测试可以同时进行。测试系统240提供了控制信号，该控制信号通过控制连接211连接到虚拟信号发生器210。如果虚拟信号发生器210是边界扫描器件(BSD)，则控制连接211可以连接到测试接入端口(TAP)。控制信号将元件配置成虚拟信号发生器210，从而使得该元件将在信号路径220上输出测试信号。可以通过测试接入端口连接任何适当信号。例如，这些信号可以指定测试信号，控制器件，从而在特定引脚上产生测试信号，或者提供测试时钟或者其他时序信号。这些信号可以特定为用于边界扫描器件的本领域所公知的形式，或者其他任何适当形式。测试系统240还测量出通过响应连接213的响应信号。响应连接213测量出的响应信号连接到第二器件230附近的检测器极板231。因此，检测器极板231配置为接收从器件230电容耦合的信号。在将响应信号提供到计算机250之前，测试系统240可以对响应信号实施信号处理。计算机250配置为对响应信号实施进一步分析，从而确定出关于信号路径220和测试引脚233之间的电连接信息。如所示，计算机250具有处理单元255、存储器253和存储介质251，但是这种配置仅仅是示例。尽管所示出的测试系统240和计算机250是独立单元， 但是两者也可以形成为一个器件，或者以任何适当方式实现。可以通过将计算机250编程，从而控制整个测试过程。例如，计算机250可以重新配置测试机构200来测试电路组件201上的其他引脚。如果计算机250确定出测试失败， 则可以实施附加测试来确定失败原因。计算机250可以将与测试有关的信息输出到输出器件沈0，比如显示器或者打印机，或者可以将与电路组件201上的缺陷有关的信息发送到其他制造设备，以用于随后的制造阶段。尽管图2所示出的测试机构测试了单个引脚，但是测试机构200可以配置为对电路组件201上任意数量的测试引脚233进行测试。电路组件201上的多个器件可以配置成虚拟器件发生器，并且可以包括多个检测器极板，从而可以对多个器件上的引脚进行测试。 电路组件201上的元件可以配置和控制为产生和测量适当的测试信号和响应信号。例如， 在测试电路组件201期间，可以将单个器件作为虚拟信号发生器，从而向多个器件提供测试信号。类似地，器件可以从多个虚拟信号发生器接收到测试信号。而且，器件在不同时间的作用可以不同，从而使得一些器件有时作为信号发生器，而其他时候，这些器件测量响应信号。图3是根据一些实施例的电路组件201和测试系统MO的元件的更详细的示意图。在所示实例中，多个信号路径220将虚拟信号发生器210连接到第二器件230。附加的信号路径220-1和220-N可以将虚拟信号发生器连接到其他器件230-1和230-N。在一些实施例，信号路径220是传输速度为每秒3千兆比特(GB)或者更高的高速总线的一部分。例如，信号路径220可以是PCI Express总线、快速通道互联(QPI)、或者串行ATA(SATA)总线的一部分。在该实施例中，可以期望，测试连接到上述信号路径的引脚， 而不必使用会干扰到上述路径上的信号的测试焊盘。如所示，通过控制电路组件201上的元件，从而将该元件作为虚拟信号发生器210 运行。测试系统240控制虚拟信号发生器210，从而在迹线上产生一个或者多个测试信号， 位于良好的板上的其他器件应该连接到该迹线。这里，通过与虚拟信号发生器210的连接而进行上述控制，当在电路组件201的正常运行时，该虚拟信号发生器承载了高速信号。在所示示例中，通过控制连接211对虚拟信号发生器210进行控制。控制连接211可以包含多条线路来支持数据输入和数据输出以及控制信号和时序信号。然而，控制连接211的特定形式并不对本发明造成限制。在所示实施例中，控制连接211连接到虚拟信号发生器210的测试端口 217。在一些实施例中，测试端口 217可以是边界扫描器件的测试接入端口。如本领域所公知，这种测试接入端口可以用于将控制信号提供到边界扫描器件，从而使得器件将测试数据输入到边界扫描寄存器，其中，该边界扫描寄存器集成在用于边界扫描测试的器件中。当边界扫描寄存器中存在期望的测试值时，则这些值可以从边界扫描寄存器输送到器件中的运算电路中。这样，可以通过测试端口 217控制器件的状态，从而形成期望的测试条件。相反，可以将来自器件的运算电路中的值传输到边界扫描寄存器。在传统的边界扫描测试中，这些值 (代表了待测状态下的器件的运算结果)随即通过测试端口 217输出。但是，对于连接测试来说，边界扫描功能可以用来使得虚拟信号发生器210在该虚拟信号发生器210的输出引脚上输出。如所示，测试端口 217连接到测试系统M0。测试系统240可以包括一个或者多个自动测试设备(ATE)数字驱动器M1，从而将控制信号、数据信号和时序信号通过控制连接211提供到虚拟信号发生器。通过由测试端口 217所提供的控制信号和数据信号，将虚拟信号发生器210配置为在连接到信号路径的导线上输出信号，其中，该信号路径与其他被测试元件相连接，而不是将虚拟信号发生器210配置为测试该虚拟信号发生器210的内部电路。在所示方案中，虚拟信号发生器210配置为通过由测试器240在连接211上产生的信号，从而在输出引脚215上产生测试信号。如所示，输出引脚215连接到信号路径220，在正确制造的电路组件中，第二器件 230的待测的引脚233应该连接到该信号路径。可以改变通过测试器240产生信号，从而使得输出引脚215上的测试信号是时变信号，该时变信号可以通过第二器件230电容耦合到检测器极板231。因此，被测试的引脚233与信号路径220的连接状态可以通过对电容耦合到极板231信号进行分析而测试出。在一些实施例中，多个检测器极板231位于电路组件201上方，并且可以通过将连接进行多路复用，从而共享用来调节响应信号的硬件。测试系统240可以包括配置有多路复用器M5的多路复用器板对2。在连接到多路复用器245之前，可以通过对应的缓冲器 246将来自每个检测器极板231、231-1、和231-N的响应信号进行缓冲。缓冲器246可以是任何适当的缓冲器。在一些实施例中，检测器极板231可以包含有源缓冲器M6，该有源缓冲器为多路复用器245缓冲响应信号。尽管所示出的检测器极板231、231-1. . . 231-N都带有单个对应的第二器件230， 但是检测器极板231可以用任何适当方式进行配置。例如，可以将多个检测器极板231布置在单个器件230上方，可以将单个检测器极板231布置在多个器件230上方，或者两者的
一些组合。可以通过任何适当方式控制多路复用器M5，从而选择用于调节和分析的响应信号。在一些实施例中，通过滤波器244和放大器243调节响应信号。通过模拟数字转换器 (ADC) 247将响应信号数字化，然后通过计算机250(图2、进行分析。在一些实施例中，每个检测器极板都配置有专用的调节和数字化硬件。在一些其他实施例中，测试系统240包括多个多路复用器板M2，从而能够增加并联性 (parallelization)0不管配置为虚拟信号发生器的器件的数量有多少，或者检测器极板的数量有多少，测试机构都可以通过控制而产生测试信号并且测量响应信号。可以通过一种能够可靠地检测出开路引脚或者短路引脚的方式，将测试信号定型，并且对响应信号进行分析。图4中示出了曲线图400，通过参考该曲线图描述了可以用于一些实施例中的测试信号和响应信号的示例。曲线图400示出了两个测试信号401和403，这两个测试信号都从虚拟信号发生器210输出到信号路径220上，并且每个测试信号都对应于第二器件210 上的一个引脚233。还示出了在检测器极板231上测量出的响应信号405。将每个信号都绘制为时间(时间轴420)和振幅(振幅轴410)之间的关系。为了清晰起见，信号在振幅轴410上偏移。利用标记411、413、和415分别表示出信号401、403、和405的参考电平。在该实例中，测试信号示为脉冲，每个脉冲都带有上升沿(Ieadingedge)和下降沿(trailing edge)。在该实例中，将测试信号401施加到开路引脚(“引脚1”)，将测试信号403施加到良好引脚(“引脚2”)。将信号连接到公共检测器极板，从该公共检测器极板测量出响应信号405。如图4可以看出，尽管测试信号401和403的形状基本相同，但是， 在将测试信号施加到开路引脚，然后施加到良好引脚之后，所得到的响应信号是不同的。而且，从图4中可以看出，施加到良好引脚的形如数字信号的测试信号的响应包含有相对较大的振幅(swing)。发生这些相对较大的振幅的时间与良好引脚而不是开路引脚的测试信号的边沿有关。如所示，在传输时间421和423附近，因为引脚1开路，所以连接到检测器极板的测试信号401非常小。而在时间425和427附近，响应信号405具有较大峰值，这两个时间对应于测试信号403的边沿时间。发明人了解并且认为，尽管数字测试信号(比如测试信号401和403)并不通常用于电容测试，但是在电容测试中，这种测试信号的响应可以在时域中进行分析，从而能够很可靠地并且自动地测出每个被测试的引脚的连接质量。在一些实施例中，通过分析响应信号，从而检测出特有的响应信号，该特有的响应信号代表了当产生边沿时，测试信号的边沿的电容耦合。在所示实施例中，特有的响应在峰值之后呈指数式衰减。然而，在其他实施例中，施加到良好引脚的信号的响应也可以是其他形式。例如，在一些时间窗口期间，测试信号包含有边沿图案的情况下，特有的响应可以是峰值图案，比如图4中所示的与转变425和427相关的两个峰值。然而，在其他实施例中， 使用了具有多个边沿的测试信号，特有的响应可以认为是一个边沿信号的响应。在该实施例中，可以基于在每个边沿相关的时间所接收到的特有的响应所达到的程度，来评估被测试的引脚的情况。可以在获知阶段期间确定出用于测试电路组件上的引脚的具体的特有的响应。在获知阶段期间，可以获知与已知良好引脚有关的信号特性。当将测试信号施加到已知的运行的电路组件上的对应引脚时，电路组件上的任何引脚的获知信号可以由测量出的响应信号获得。然而，在一些实施例中，可以通过计算获得获知信号，例如，通过使用适当静电建模工具(electrostatic modeling tool)来仿真。在获知阶段期间，可以针对将要在后续的生产测量阶段期间进行测试的板上的每个引脚获得获知信号。利用良好的电路组件实施获知阶段，从而使得每个获知信号都代表了当对应的引脚与其信号路径的电连接良好时的响应信号。测试机构200可以用在任何阶段中。在一些情况下，可以使用相同的设备来形成用于获知阶段和制造测试阶段的测试机构。然而，不需要必须使用相同的测试机构，在其他实施例中，可以在不同的时间、不同的位置，利用不同的设备实施不同的阶段。在测试阶段期间，对质量未知的电路组件进行测试，从而识别出良好引脚和故障引脚。对于每个被测试的引脚，利用在获知阶段期间所获得的获知信号来分析响应信号。 可以利用响应信号和获知信号之间的比较来产生出一个值，该值表示出在实施测试信号之后，响应信号包含获知响应的程度。然后，可以将该值与一个或者多个阈值相比较，从而确定出测试引脚是否适当连接。如果响应信号没有充分包含获知响应，则引脚可以确定为故障。引脚故障不是因为其开路，就是因为其与除了想要将信号承载到该引脚的信号路径之外的一些结构相短路。无论哪种情况，响应都将与获知信号偏离。一旦检测出故障引脚，可以实施随后的测试，从而确定出故障的性质，比如该故障是开路还是短路。图5是可以在获知阶段期间实施的进程的流程图。图6示出了可以在获知阶段期间实施的进程，图9示出了确定故障类型的进程。测试机构200可以配置为在获知阶段期间实施方法500，在测试阶段期间实施方法600，以及用于确定故障引脚的故障原因的方法 900。方法500(如图5中的流程图所示)是一种用于获得获知信号和参考值的方法。利用参考值来确定测试阶段的阈值，从而区分出良好引脚和故障引脚。可以对每个将要进行测试的引脚都实施方法500，从而使得每个引脚都具有其自身的获知信号和阈值。然而，在一些情况下，电路组件中的多个引脚可以具有类似的结构，并且为一个引脚所确定出的获知信号和/或阈值可以用于多个引脚。在一些实施例中，在计算机250的存储介质251上记录有计算机可执行指令，并且通过处理单元255执行该指令，从而控制测试系统240来实施方法500。然而，可以通过任何适当设备来实施图5中所示的步骤。方法500针对电路组件上的引脚开始于步骤501。在步骤503中，将已知良好的电路组件201置于测试机构200 (图2和图3)中。步骤503可以包括，例如，将电路组件201 安装在固定装置上，该固定装置连接在本领域所公知的测试系统，适当地对准检测器极板 231，将控制连接211连接到适当的测试端口 217，将响应连接213连接到检测器极板231，
11
在步骤505中，运行边界扫描使得板上器件能够针对引脚作为虚拟信号发生器运行。通过利用本领域所公知的边界扫描指令来控制该器件，从而在BSD虚拟信号发生器210 的适当输出引脚215上产生测试信号。在虚拟信号发生器210不是边界扫描器件的实施例中，通过以下步骤实施步骤505 开启程序，执行指令，或者另外使得虚拟信号发生器210将适当电压和测试信号输出到其输出引脚215。可以将任何适当测试信号输出到输出引脚215。在一些实施例中，测试信号包括信号电压的快速变化。例如，利用两个不同的电压电平产生数据输出的虚拟信号发生器可以在代表第一状态的电压和代表第二状态的电压之间进行一次或者多次转换输出引脚。可以控制电路组件和测试系统，从而使得当在输出引脚215上产生测试信号时，除了连接到输出引脚215的信号路径的信号，其他信号保持在恒定电压。例如，虚拟信号发生器可以将输出引脚(连接到没有被测试的第二器件的引脚)保持接地。然而，对于一些电路组件，可以将测试引脚同时连接到电路组件上的不同网。在该方案中，还可以同时为这些引脚产生获知信号。测试信号在其他快速转变的信号上可以是脉冲(impulsive)，将产生可识别的瞬态响应。在一些实施例中，测试信号包括有“边沿”，在所述“边沿”电压发生快速变化。在一些实施例中，测试信号是具有两个边沿的“脉冲”。该脉冲标记为以下形式电压产生快速变化，然后电压又产生快速变化，通常会回到初始的电压电平。脉冲的上升沿和下降沿之间可以具有任何适当的停留时间。将输出测试信号沿着信号路径220传输到第二器件230的对应引脚233。然后，将测试信号电容耦合到检测器极板231。连接到检测器极板的信号是响应信号。在步骤507中，调节响应信号。在一些实施例中，调节的步骤包括缓冲、过滤、和/ 或放大响应信号。可以利用本领域所公知的技术或者其他适当方式来调节信号。例如，可以通过缓冲器246来缓冲检测器极板231。可以通过滤波器244来过滤所连接的信号。滤波器244可以是适于使得具有期望得到的响应信号形状的信号通过的低通滤波器或者高通滤波器。所连接的信号还可以通过放大器243进行放大，但是，还可以使用其他任何适当的放大器。在步骤509中，将响应信号数字化。例如，可以通过ADC 247将响应信号数字化。 可以使用任何适当的采样率和量子化(quantization)。取决于随后的进程，可以将采样信号用作获知信号。在步骤511中，对响应信号应用自相关函数，从而确定出当比较测试期间的响应信号与获知信号时所要用到的阈值。在一些实施例中，自相关函数可以是非归一化 (de-normalized)自相关函数R(d)，零时间偏移，S卩，d = 0。通过带有项(entries) Xi的矢量无代表响应信号的连续采样，当d = 0时^的非归一化自相关函数为
权利要求
1.一种测试电路组件的方法，所述方法包括将所述电路组件上的第一元件配置为在所述第一元件的第一引脚上产生第一信号； 将探测器置于邻近所述电路组件上的第二元件的位置上；对第二信号实施时域分析，所述第二信号从所述第二信号电容耦合到所述探测器；以及基于所述第二信号的所述时域分析显示测试结果。
2.根据权利要求1所述的方法，其中，所述第一元件是边界扫描器件。
3.根据权利要求2所述的方法，其中，配置的步骤包括通过测试接入端口控制所述边界扫描器件。
4.根据权利要求1所述的方法，进一步包括在对所述第二信号实施时域分析之前，将所述第二信号数字化。
5.根据权利要求1所述的方法，其中，实施时域分析的步骤包括将所述第二信号与参考矢量进行互相关。
6.根据权利要求5所述的方法，进一步包括通过测量由已知良好电路组件耦合到电容探测器的参考信号的量，实验性地确定所述参考矢量。
7.根据权利要求5所述的方法，进一步包括通过计算确定出所述参考矢量。
8.根据权利要求5所述的方法，其中，当所述互相关的幅度位于由低阈值和高阈值限定出的阈值窗口之外时，显示测试结果的步骤包括显示为故障。
9.根据权利要求8所述的方法，其中，当检测到故障时， 所述互相关的幅度是第一幅度；所述方法进一步包括重新配置所述第一元件，从而在所述第一元件的所述第一引脚和至少一个第二引脚上产生所述第一信号，并且再一次对所述第二信号实施时域分析，从而计算出第二幅度；以及当所述第二幅度超出了所述第一幅度一个阈值量时，显示所述故障是短路。
10.根据权利要求9所述的方法，其中，所述方法进一步包括重复重新配置所述第一元件的操作，从而在所述第一元件上的所述第一引脚和至少一个第二引脚上产生所述第一信号，并且再一次对所述第二信号实施时域分析，从而计算出第二幅度，在每次重复中，都将所述第一元件的不同引脚用作所述至少一个第二引脚；以及当针对预定组中的每个引脚都重复重新配置和实施时域分析的操作，而没有识别出所述第二幅度超过了所述第一幅度所述一个阈值量时，显示所述故障是开路。
11.根据权利要求8所述的方法，进一步包括将所述高阈值和所述低阈值计算为参考矢量的自相关的百分比。
12.根据权利要求1所述的方法，其中，所述第一信号包括具有上升沿和下降沿的脉冲。
13.根据权利要求12所述的方法，其中，实施时域分析的步骤包括将所述第二信号数字化；计算第一组点的第一加权平均值，所述第一组点代表了所述第二信号的正极值部分； 计算第二组点的第二加权平均值，所述第二组点代表了所述第二信号的负极值部分；以及将所述第一加权平均值和所述第二加权平均值之间的差与至少一个阈值相比较。
14.根据权利要求1所述的方法，其中，所述测试结果显示所述第一元件和所述第二元件之间的信号路径的质量。
15.根据权利要求14所述的方法，其中，所述信号路径是总线的至少一部分，所述总线配置为以3GB/秒或者更高的速度工作。
16.根据权利要求15所述的方法，其中，所述总线是PCIExpress总线、串行ATA(SATA) 总线、或者快速通道互联(QPI)中的任意一个。
17.根据权利要求1所述的方法，其中，将所述第一引脚连接到所述第二元件的信号迹线基本上没有测试接入焊盘。
18.根据权利要求1所述的方法，进一步包括将测试系统耦合到所述第一元件；以及将数据捕获电路与所述测试系统进行同步；其中，配置的步骤包括控制来自所述测试系统的所述第一元件，实施时域分析的步骤包括利用所述数据捕获电路捕获所述第二信号。
19.根据权利要求1所述的方法，其中，实施时域分析的步骤包括确定所述第二信号与参考矢量的归一化互相关，以及确定所述第二信号与所述参考矢量的非归一化互相关。
20.一种制造电路组件的方法，所述方法包括根据权利要求1中所述的方法测试电路组件，在实施制造工艺的第一部分之后，测试所述电路组件；以及基于所显示出的测试结果，选择所述制造工艺的第二部分中的步骤。
21.一种测试电路组件的方法，所述方法包括将所述电路组件上的第一元件配置为包括多个第一引脚，从而产生多个第一信号，每个第一信号都产生在来自于所述多个第一引脚的对应一个第一引脚上，；将探测器置于邻近所述电路组件上的第二元件的位置上，所述第二元件包括多个第二引脚；分析第二信号，所述第二信号从所述第二元件电容耦合到所述探测器，分析包括针对所述第二信号中的多个时间窗口中的每个时间窗口，将所述窗口中的所述第二信号与参考矢量互相关，所述参考矢量代表了所述多个第一信号的信号的期望值，所述多个第一信号通过所述第二元件的不同引脚耦合到所述探测器；以及基于所述分析显示测试结果。
22.根据权利要求21所述的方法，其中，所述第一元件是基于边界扫描的器件。
23.根据权利要求22所述的方法，其中，配置的步骤包括通过测试接入端口控制边界扫描器件。
24.根据权利要求23所述的方法，其中，所述多个第一信号包括参考第一信号的时移形式，所述参考第一信号是通过边界扫描链进行顺次位移表示的。
25.根据权利要求21所述的方法，其中，所述多个第一信号中的每个第一信号都包括一个特征，每个第一信号的特征所发生的时间与其他第一信号的特征所发生的时间不同。
26.一种计算机存储介质，包括计算机可执行指令，当在具有计算机的测试系统上执行所述计算机可执行指令时，控制所述测试系统来根据一种方法测试电路组件，所述方法包将所述电路组件上的第一元件配置为在所述第一元件的第一引脚上产生第一信号； 将探测器置于邻近所述电路组件上的第二元件的位置上；实施第二信号的时域分析，所述第二信号从所述第二信号电容耦合到所述探测器；以及基于所述第二信号的所述时域分析显示测试结果。
全文摘要
一种用于识别印刷电路板(PCB)上的开路连接和短路连接的测试系统和方法。PCB上的集成电路(IC)单元配置为在输出引脚上产生测试信号，该输出引脚连接到PCB上的第二器件、连接器、或者插槽上的测试引脚。为了进行连接，将测试信号电容耦合到检测器极板，该检测器极板邻近第二器件。基于耦合到检测器的信号，对耦合信号实施时域分析，从而确定出测试引脚是否具有到PCB的良好连接，或者该引脚是开路还是短路。分析的步骤可以包括将所耦合的信号与获知信号互相关，该获知信号从已知“良好”PCB获得。如果互相关在特定阈值窗口中，则可以说测试信号通过测试。如果测试失败，则可以实施附加测试来检测出测试失败的原因。
文档编号G01R31/02GK102209902SQ200980144869
公开日2011年10月5日 申请日期2009年11月13日 优先权日2008年11月14日
发明者安东尼·J·舒托 申请人:泰拉丁公司