专利名称：探针台装置的制作方法
技术领域：
本发明是涉及LSI等电子设备制程中，用于检查形成于半导体晶圆上的数个半导体芯片电路之探针台装置的探针组装体；特别是有关于针对排列于半导体芯片上的电路端子(电极块(pad))，在晶圆状态下接触探针，以用于统筹测定半导体芯片电气导通之探针测试(probing test)的探针台装置。
背景技术：
随着半导体技术的进步，而提升了电子设备的集成度，并增加各半导体芯片上的电路端子(电极块)数，并随之缩小电极块的面积、且依电极块间距的狭小化，而让电极块的排列朝向微细化发展。另一方面，在透过探针群(探针)以电气连接半导体电路之电极块的半导体电路检查用探针卡中，则实施了因应增加半导体芯片上的电极块数、缩小电极块面积、及电极块间距的狭小化的高密度探针排列。一般而言，探针卡如日本特开2003-075503号公报所示，在外围具有连接检查装置之标准稀疏间距的焊垫(land)、或通孔(through hole)的印刷电路板中央部位，配置了排列于狭间距的探针组装体，且为了将探针组装体附近的高密度配线，变换成共通配线电路板外围部之标准稀疏间距的电极块或通孔，因而透过软排线(Flexible Flat Cable)以进行连接。此外，如日本特开2007-279009号公报所示，探针组装体是用黏着铜合金箔的树脂胶膜，且蚀刻(etching)加工该铜合金箔后，在树脂胶膜上形成含有探针及输出端子部的导电部，再层压数片树脂胶膜探针；且输出端子部则在层压树脂胶膜探针时，让各配置位置以稀疏间距错位的方式，形成出各树脂胶膜；藉此可在探针组装体附近，能以某种程度的稀疏间距连接于印刷电路板，以为削减印刷电路板层数、与简化配线带来贡献；但如日本特开2003-075503号公报所示，在仅连接软排线一端的线排列连接方法中，为了因应更进一步的狭间距化、多插销(Pin)化或不同的半导体电路的电极块排列，会遇到因软排线拥塞而难以封装、与难以决定连接部的位置精确度问题。此外，如日本特开2007-279009号公报所示，在仅于印刷电路板表面层实施从探针组装体输出端子的连接方法中，为了更进一步因应狭间距化，因此会发生多层印刷电路板、大型树脂胶膜探针的问题。专利文献1特开2003-075503号公报专利文献2特开2007-279009号公报

发明内容
本发明为了解决上述问题，因而提供了在用于因应半导体芯片上的电极块狭间距，所开发之探针组装体的探针台装置上，藉由解决狭间距所组装的探针组装体、及维持稀疏间距状态的印刷电路板、或与端子连接器的连接端子之间的连接问题，以容易实施狭间距半导体芯片的电气特性检查，及提供价格低廉的探针台装置。本发明是让探针接触受检半导体芯片，并透过探针在检查装置之间进行电气连接的探针台装置上，具有直接连结探针的输出端子，而规则排列包含该输出端子的复数探针群，以形成出数层一体化的探针组装体、及在非导电胶膜表面上黏着与形成出配线的配线电路板，且让形成于第η层配线电路板一端的焊垫排列群、与探针组装体第η列的输出端子群接触后，将形成于该配线电路板另一端的配线端子，连接于共通配线电路板或端子连接器，以构成出电气连接的受检半导体芯片与检查装置。此外，本发明则藉由形成于配置在第η层配线电路板下端之第η+1层的部分配线电路板，及包含相当于和探针组装体第η+1列之输出端子群相互接触的焊垫排列群上方的第η层，以将开口部设置于自第η层起算之上端配线电路板的非导电部、或导电部的一部份，以便让探针组装体的输出端子群，得以直接连接配线电路板的中间层，并构成出可用狭间距输出端子进行连接。此外，本发明是以软排线，构成出配线电路板各层的一部分或全部。另外，本发明是以整体多层印刷层压电路板，构成出配线电路板各层的一部分或全部。此外，本发明藉由在配线电路板的配线端子、与共通配线电路板之间，设置变换电路基板，以形成出可因应既有共通配线电路板的构成。另外，探针组装体是以黏着铜合金箔的树脂胶膜，经蚀刻加工该铜合金箔后，在树脂胶膜上形成含有探针及输出端子部的导电部，再支撑棒层压数片树脂胶膜探针者所构成。上述输出端子部在层压树脂胶膜探针时，则以等间距让各配置位置错位的方式， 形成于各树脂胶膜上所构成。用于层压前述树脂胶膜探针的支撑棒、与前述配线电路板，属于藉由设置于同一支撑台上的支撑体，而至少受到XY平面方向(晶圆平面方向)而拘束的方式所构成。上述支撑台的热膨胀系数，则由至少与半导体晶圆的热膨胀系数近似的材料所形成。根据本发明之探针台装置，在于提供具有直接连结探针的输出端子，而规则排列包含该输出端子的复数探针群，以形成出数层一体化的探针组装体及配线电路板，且让形成于第η层配线电路板一端的焊垫排列群、与探针组装体第η列的输出端子群接触下所构成，并藉由解决以狭间距组装而成的探针组装体、与维持稀疏间距的印刷电路板、或与端子连接器(connector)连接端子之间的连接问题，以容易实施狭间距半导体芯片的电气特性检查，及价格低廉的探针台装置。


图1 为本发明第1实施型态之斜视图。图2 为图1中央部分剖视图。图3 用于说明第1实施型态的探针组装体构成的正视图。图4 用于说明第1实施型态所用之探针组装体构成的斜视图。图5 为表示本发明第1实施型态之图1中央部分平面图。
图6 为图1中央部分剖视图。
图7:为表示本发明第2实施型态斜视图。
图8 为图7中央部分剖视图。
图9 为表示第2实施型态之图7中央部分平面图。
图10为表示第3实施型态之斜视图。
图11为图10中央部分剖视图。
组件符号说明
1探针组装体
10探针
10-1、10-2、10-3、10-4探针
11探针前端部
13弯曲部
14输出端子
14-1Y向第1列
14-2Y向第2列
14-3Y向第3列
14-4Y向第4列
15树脂胶膜
17支撑棒
2LSI电极块
3配线电路板
3_n、[i-l、3-2、3-3、3-4配线电路板
30接地
31非导电胶膜
32配线图
32-1、32-2、32-3、32-4配线图
33,3i-l、33-2、33-3、33-zI 输出端子专用焊垫
34-n、34-2、34-3、34-4开口部
35基准孔
4配线电路板
41通孔
42共通焊垫
43表面层
44中间层
45导体图案
46共通精密探针
47通孔
51支撑台
52推压具
53支撑体A
53a内径孔
54支撑体B
6配线电路板
61中间绝缘层
62配线图
63,63-1、63-2、63-3、63-4焊垫排列群
64-n、64-2、64-3、64-4开口部
65通孔
7配线电路板
71中间绝缘层
72配线图
73,73-1、73-2、73-3、73-4输出端子专用焊垫
74-n、74-2、74-3、74-4开口部
Px间距
Py间距
具体实施例方式以下针对本发明实施型态，参考图面进行详细说明；图1为本发明第1实施型态图，且属探针台装置概略结构斜视图；图2为配置于图1所示之探针台装置中央部分的探针组装体剖视详细图；图3及图4为探针组装体构成图；图5为图1中央部分正视图；图6为探针组装体、配线电路板与共通电路板之间的固定位置关系剖视图。图1及图2所示之探针台装置，是由以下各部分所构成；1为探针组装体、2为排列于晶圆等受检电子设备的信号输出入用LSI电极块、3为配线电路板、4为共通配线电路板、 10为探针；探针10是由导电性材料所构成，中途有弯曲部13，以直接连结输出端子14 ；在复数探针10的汇集下，藉由接触各配线缆线，以构成出探针组装体；在此实施型态中，图2 的复数探针10则有探针10-1、10-2、10-3、10-4，对图2纸面呈垂直的方向(深度方向)上， 则在探针10-1的后方，以10-2所定间隙所设置而成，以下也同样如10-3、10-4所示，以逐一规定的间隙所设置而成；同样的，在配线电路板3上，设置了接触上述探针10-1 10-4 的输出端子专用焊垫33-1、33-2、33-3、33-4 ；探针组装体1，则以因应电极块2配置的方式， 规则排列与固定复数探针10 ；配线电路板3则藉由蚀刻或黏着等方式，形成于朝水平方向延伸的非导电胶膜31面，且具有铜箔等金属箔所做成的复数配线图32。胶膜31及配线图(wiring pattern) 32，则以垂直方向的所定间隔，配置出形成η 个层；在图2所示事例中，层数为4，将各层配线图32定为由上起算第1层、第2层、第3层、 第4层后，第2层配线图32-2，则比第1层的配线图32-1更延伸到另一端；第3层配线图 32-3，则比第2层配线图32-2更延伸到另一端，因此从上方平视时，是以露出各层配线图32 前端的方式所配置而成；而且，各层配线图32-1、32-2、32-3、32-4前端，则连接了输出端子
专用焊垫33-1、33-2、33-3、33-4 ；因此输出端子专用焊垫33-1.....33_4，则各自相互朝不
同于图2左右水平方向、及垂直方向偏位的方式所配置；再者，在图2纸面上，朝垂直方向隔开所定间隔后，整列配置数个输出端子专用焊垫33-1，以构成出形成于配线电路板3 —端的焊垫排列群。此外，关于输出端子专用焊垫33-2、33-3、33-4亦同，皆各自在图2纸面上，朝垂直方向隔开所定间隔后整列配置复数个，以构成出形成于配线电路板3 —端的焊垫排列群。此外，从输出端子专用焊垫33-1、33-2、33-3、33-4的上方来说，探针10-1、· · ·、 10-4的输出端子呈下垂延伸；这些输出端子前端部中的探针10-1的输出端子前端部，向输出端子专用焊垫33-1对齐，以下亦同的探针10-2、10-3、10-4输出端子，则向输出端子专用
焊垫33-2、33-3、33-4对齐的同时，各探针10_1.....10_4输出端子前端部，则可接触各相
应的输出端子专用焊垫33-1、33-2、33-3、33-4 ；为了实现这种探针10-1.....10_4输出端
子、与输出端子专用焊垫33-1、33-2、33-3、33-4的接触，而在探针10侧，探针10_2则比探
针10-1.....10-4中的探针10-1更加延伸到另一端，且输出端子则延伸至下方；探针10-3
则比探针10-2更加延伸到另一端，且以输出端子则朝下延伸的方式予以设定；藉此让探针
10-1.....10-4的结构，相互因应朝不同于水平方向、及垂直方向偏位的输出端子专用焊垫
33-1、33-2、33-3、33-4的配置；再者，探针组装体1上的探针10_1输出端子，在图2纸面上， 朝垂直方向隔开所定间隔后，整列配置复数个，以构成出该探针输出端子排列群；关于探针
10-1.....10-4的输出端子亦同，各在第2图纸面上，朝垂直方向隔开所定间隔后，整列配
置复数个，以构成各探针输出端子排列群。再者，在各层配线图32-1、32-2、32-3、32-4之间，则配置了接地构件30-1、30-2、 30-3,30-4 ；此接地构件30-1、30-2、30-3、30-4用于缩小各层配线图32所流动的电流或信号间的串音(cross talk)；换言之，也就是缩小窜线；再者，上述各层之配线图32、及输出端子专用焊垫33的配置构成，用于方便理解与说明本发明；若让上述配置构成更加一般化的话，那么第2层配线图32-2无须采取比第 1层配线图32-1更加延伸到另一端的构成，其实第1层配线图32-1，也可比第2层配线图 32-2更加延伸到另一端；在此构成中，由上平视时虽然隐藏了第2层，但此时在第1层配线图32-1的部分(含胶膜31及接地30)则钻开贯通孔，以平视来看只要露出第2层配线图 32-2即可；在露出部位上则配设第2层配线图32-2专用输出端子专用焊垫32_2，以接触因应输出端子专用焊垫33-2的探针10-2输出端子前端部；钻开贯通孔的第1层配线图32-1 虽有「断线」之虞，但只要让配线宽充分大于贯通孔的直径，即无此疑虑；以下第3层、第4 层之间的关系亦同；因此有时可藉由各层的配置构成，钻开跨及2层以上的贯通孔。此外，4为共通配线电路板，外围则在检查装置(本图省略记载)上，有因应进行电气连接之共通精密探针(pogo pin) 46位置的共通焊垫42 ；41为设于连接配线电路板另一端之共通配线电路板4的通孔。图3及图4为本发明所用之探针10的结构、和探针组装体1图；如图3所示，探针10是由铍(beryllium)铜等具导电性且机械强度高的材料所形成，中间部设有平行四边形弹簧部12，藉由弹簧力让探针前端部11与LSI电极块2接触，以获得LSI之间的电气导通；另一方面，输出部的输出端子14具有弯曲部13，而属可朝向垂直方向(Z方向)吸收外力的结构，藉由推向配线电路板之输出端子专用焊垫33，以获得电气导通的结构；此外，复数输出端子14的输出位置则如图3所示，朝向XYZ的3次元直交坐标系的各X向，配置于仅依序挪动长度I3X的位置；这些探针则在例如树脂胶膜15上，黏贴上述导电性材料，而得以藉由蚀刻加工制作出具备所需精密尺寸的树脂胶膜探针10。如图4所示，藉由在树脂胶膜15所设的孔16上贯通支撑棒17，以层压固定这些树脂胶膜探针10 ；以藉此在X向上形成I3X间距、及在Y向上形成具Py间距的探针组装体1 ； 透过周期性的组合在X向具连续性I3X不同间距的复数探针群(本图是以4个构成的探针群为例示)，以因应狭间距的LSI电极块间距Py，且可形成出变换成配线电路板上较稀疏间距I3X的探针组装体1。图5表示因应探针组装体1之输出端子14的排列，而在已配置的配线电路板3上， 设置输出端子专用焊垫33之间的关系图；33-1为因应探针组装体1输出端子前端部之Y向第1列14-1，而设于第1层配线电路板上的焊垫排列群；33-2为因应探针组装体1输出端子前端部之Y向第2列14-2，而设于第2层配线电路板上的焊垫排列群；33-3为因应探针组装体1输出端子前端部之Y向第3列14-3，而设于第3层配线电路板上的焊垫排列群； 33-4为因应探针组装体1输出端子前端部之Y向第4列14-4，而设于第4层配线电路板上的焊垫排列群；被配置于第η层配线电路板下端，而与形成于第η+1层配线电路板之探针组装体1第η+1列的输出端子群接触，而相当于电极块群上方的第η层配线电路板的一部分上，则藉由设置开口部34-η，让探针组装体第η+1列的输出端子群，得以直接接触第η+1层配线电路板上所形成的输出端子专用焊垫33。以下说明上述构成要素之探针台装置的详细构成及功能。透过支撑棒17，将因应狭间距Py，且具有较稀疏X向间距之输出端子群14的探针组装体1，精密固定于因应LSI电极块2位置的配线电路板上(本图未揭示)；配线电路板3则以被配置于第η层配线电路板3-η下端，而与形成于第η+1层配线电路板之探针组装体1第η+1列的输出端子群14-η接触，而相当于输出端子专用焊垫群上方的第η层配线电路板的一部分上，则藉由设置开口部34-η，让探针组装体第η+1列的输出端子群，得以在直接接触第η+1层配线电路板上所形成的输出端子专用焊垫位置上，透过支撑台51等， 而被固定于共通配线电路板4;另一方面，配线电路板3的另一端，则藉由在设于共通配线电路板4的通孔41表层焊垫上，使用推压具52进行压接的方式，以电气连接从非导电胶膜 31突出的配线图32a ；再者，通孔41则藉由设于表面层43及中间层44的导体图案45，连接于外围的共通焊垫42 ；再者，透过共通精密探针46，以让检查装置收受电气信号。配线电路板3也可以是复数单层软排线、或单数或复数多层层压软排线；此外，设于配线电路板3的另一端、与共通配线电路板4之通孔41之间的连接方法，也可采用端子连接器连接或焊锡等方式。图6为探针组装体、配线电路板、与共通电路板之间的固定位置相关剖视图；依据本图详细说明各固定位置的关系；图6中的51为支撑台、53为设于支撑台51上的支撑体A， 上方则有仅大于层压树脂胶膜探针支撑棒17外径的内径孔53a，可高精度维持支撑棒17 ； 另一方面，M为设于支撑台51上的支撑体B，在配线电路板3上则有设于仅小于各层共通的基准孔35内径的外径，以藉由将支撑体B插入基准孔35，而得以将配线电路板高精度维持于XY平面方向。高精度维持上述树脂胶膜探针的探针前端、输出端子前端与配线电路板之输出端子专用焊垫之间的位置关系，且至少使用支撑台51的热膨胀系数，近似于半导体晶圆热膨胀系数的材料(例如i^_36Ni合金)，而得以在高温环境下，不受共通配线电路板4的热膨胀所影响，而得以高精度维持探针前端、输出端子前端与配线电路板之输出端子专用焊垫之间的位置关系。接下来，关于本发明第2实施型态，则依以下图面进行详细说明；图7为本实施型态的探针台装置斜视图、图8为该中央部的剖视图、图9为中央部的正视图；图7及图8所示之探针台装置，是由以下各部分所构成；6为藉由中间绝缘层61所层压之具有铜箔等配线图62的配线电路板。4为共通配线电路板，检查装置(本图省略记载)外围则有因应电气连接的共通精密探针46位置的共通焊垫42 ；47为设于连接配线电路板转接用通孔65之共通配线电路板 4上的通孔。图9为设于因应探针组装体1输出端子14排列而配置之配线电路板6的输出端子专用焊垫63之间的关系图；63-1为设于探针组装体1输出端子前端部Y向第1列14-1 之第1层配线电路板上的焊垫排列群；63-2为设于探针组装体1输出端子前端部Y向第2 列14-2之第2层配线电路板上的焊垫排列群；63-3为设于因应探针组装体1输出端子前端部Y向第3列14-3之第3层配线电路板上的焊垫排列群；63-4为设于因应探针组装体 1输出端子前端部Y向第4列14-4之第4层配线电路板上的焊垫排列群；被配置于第η层配线电路板下端，而与形成于第η+1层配线电路板之探针组装体1第η+1列的输出端子群接触，而相当于电极块群上方的第η层配线电路板的一部分上，则藉由设置开口部64-η，让探针组装体第η+1列的输出端子群，得以直接接触第η+1层配线电路板上所形成的输出端子专用焊垫63。透过固定具17，将因应狭间距Py，且具有较稀疏X向间距之输出端子群14的探针组装体1，精密固定于因应LSI电极块2位置的配线电路板上(本图未揭示)；配线电路板6则以被配置于第η层配线电路板6-η下端，而与形成于第η+1层配线电路板之探针组装体1第η+1列的输出端子群14-η接触，而相当于输出端子专用焊垫群上方的第η层配线电路板的一部分上，则藉由设置开口部64-η，让探针组装体第η+1列的输出端子群，得以在直接接触第η+1层配线电路板上所形成的输出端子专用焊垫位置，配线电路板6的外围部，则透过配线图62，从输出端子专用焊垫63连接于转接用通孔65。将转接用通孔65连接于设在共通配线电路板4的通孔47上，以维持共通配线电路板4之间的电气连接；可藉由各通孔的焊垫间接触(图示例)、或端子连接器，连接转接用通孔65与通孔47之间；再者，通孔47则藉由设于表面层43及中间层44的导体图案45， 连接于外围共通焊垫42 ；另外，透过共通精密探针46让检查装置收受电气信号。本发明第3实施型态上，则依以下图面详细说明；图10为本实施型态之探针台装置斜视图；此外，图11为该中央部剖视图；第3实施型态则与第2实施型态上的配线电路板6、和共通配线电路板4的功能互为一体化的型态；图10及图11所示探针台装置是由以下各部分所构成；7是藉由中间绝缘层71所层压之具有铜箔等配线图72的配线电路板；此外，检查装置(本图省略记载)外围则有用于因应电气连接之共通精密探针46位置的共通焊垫42。第8图及第9图则省略因应探针组装体1输出端子14排列而配置之配线电路板 7上的输出端子专用焊垫73关系。透过固定具17，将因应狭间距Py，且具有较稀疏X向间距之输出端子群14的探针组装体1，精密固定于因应LSI电极块2位置的配线电路板上(本图未揭示)；配线电路板7则以被配置于第η层配线电路板7-η下端，而与形成于第η+1层配线电路板之探针组装体1第η+1列的输出端子群14-η接触，而相当于输出端子专用焊垫群上方的第η层配线电路板的一部分上，则藉由设置开口部74-η，让探针组装体第η+1列的输出端子群，得以在直接接触第η+1层配线电路板上所形成的输出端子专用焊垫位置上，被固定于配线电路板7 ；另一方面，透过配线图72，从输出端子专用焊垫连接于外围共通焊垫42 ；再者，藉由共通精密探针46让检查装置收受电气信号。如上所述，本发明在于提供具有直接连结探针的输出端子，而规则排列包含该输出端子的复数探针群，以形成出数层一体化的探针组装体及配线电路板，且让形成于第η 层配线电路板一端的焊垫排列群、与探针组装体第η列的输出端子群接触下所构成，并藉由解决以狭间距组装而成的探针组装体、与维持稀疏间距的印刷电路板、或与端子连接器连接端子之间的连接问题，以容易实施狭间距半导体芯片的电气特性检查，及价格低廉的探针台装置。本发明虽已基于图式之最佳实施型态进行说明，但只要是熟悉该项技术者，皆可在不脱离本发明思想的情况下轻易进行各种变更与改变；而本发明亦包含了该变更例。
权利要求
1.一种探针台装置，其特征在于让探针接触受检半导体芯片，并透过探针在检查装置之间进行电气连接的探针台装置上，具有直接连结探针的输出端子，而规则排列包含该输出端子的复数探针群，以形成出数层一体化的探针组装体、及在非导电胶膜表面上黏着与形成出配线的配线电路板，且让形成于任意层之第η层配线电路板一端的焊垫排列群、与探针组装体第η列的输出端子群接触后，将形成于该配线电路板另一端的配线端子，连接于共通配线电路板或端子连接器，以电气连接受检半导体芯片与检查装置。
2.如权利要求1所述的探针台装置，其特征在于所述形成于配置在第η层配线电路板下端之第η+1层的部分配线电路板，且包含与相当于探针组装体第η+1列之输出端子群相互接触的焊垫排列群上方的第η层，以将开口部设置于自第η层起算之上端配线电路板的非导电部、或导电部的一部份。
3.如权利要求1所述的探针台装置，其特征在于所述配线电路板各层的部分或全部为软排线。
4.如权利要求1所述的探针台装置，其特征在于所述配线电路板各层的部分或全部为多层印刷层压电路板。
5.如权利要求1所述的探针台装置，其特征在于所述配线电路板配线端子与共通配线电路板之间，设置变换电路基板。
6.如权利要求1所述的探针台装置，其特征在于所述探针组装体是以黏着铜合金箔的树脂胶膜，经蚀刻加工该铜合金箔后，在树脂胶膜上形成含有探针及输出端子部的导电部，再藉由支撑棒层压数片树脂胶膜探针。
7.如权利要求6所述的探针台装置，其特征在于所述输出端子部在层压树脂胶膜探针时，则以概略等间距让各配置位置错位的方式，形成于各树脂胶膜。
8.如权利要求1所述的探针台装置，其特征在于所述用于层压上述树脂胶膜探针的支撑棒、与上述配线电路板，属于藉由设置于同一支撑台上的支撑体，而至少受到XY平面方向(晶圆平面方向)所拘束。
9.如权利要求8所述的探针台装置，其特征在于所述支撑台的热膨胀系数，则由至少与半导体晶圆的热膨胀系数近似的材料所形成。
全文摘要
一种可轻松连接以狭间距组装而成的探针组装体、维持稀疏间距之印刷电路板；因此让探针接触受检半导体芯片，并透过探针在检查装置之间进行电气连接的探针台装置上，具有直接连结探针的输出端子，而规则排列包含该输出端子的复数探针群，以形成出数层一体化的探针组装体、及在非导电胶膜表面上黏着与形成出配线的配线电路板，且让形成于第n层配线电路板一端的焊垫排列群、与探针组装体第n列的输出端子群接触后，将形成于该配线电路板另一端的配线端子，连接于检查装置配线电路板或端子连接器，以构成出电气连接的受检半导体芯片与检查装置。
文档编号G01R1/073GK102162818SQ20101011088
公开日2011年8月24日 申请日期2010年2月21日 优先权日2010年2月21日
发明者木本军生 申请人:木本军生